幸运时时彩平台

电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ST92R195

器件型号:ST92R195
厂商名称:幸运时时彩平台STMICROELECTRONICS
厂商官网:
下载文档

器件描述

ROMLESS HCMOS MCU WITH ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER

文档预览

ST92R195器件文档内容

                                                          ST92R195B

                                              ROMLESS HCMOS MCU WITH
              ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER

                                                                                                                                   DATA BRIEFING

s Register File based 8/16 bit Core Architecture                      QFP80
   with RUN, WFI, SLOW and HALT modes
                                                      s 8 x 8-bit programmable PWM outputs with 5V
s 0�C to +70�C Operating Temperature Range               open-drain or push-pull capability
   available
                                                      s 16-bit Watchdog timer with 8-bit prescaler
s Up to 24 MHz Operation @ 5V�10%
s Minimum instruction cycle time: 375ns at            s One 16-bit standard timer with 8-bit prescaler

   16 MHz internal clock                              s 4-channel Analog-to-Digital converter; 5-bit
                                                         guaranteed
s 4 Mbytes address space
                                                      s Rich instruction set and 14-Addressing modes
s 256 Bytes RAM of Register file (accumulators or
   index registers)                                   Versatile Development Tools, including Assem-
                                                      bler, Linker, C-compiler, Archiver, Source Level
s 1024 Bytes of on-chip static RAM                    Debugger and Hardware Emulators with Real-
                                                      Time Operating System available from third par-
s 8K Bytes of TDSRAM (Teletext and Display            ties
   Storage RAM)
                                                      Device Summary
s 80-lead QFP package
                                                          Device   Program  TDS  VPS/  Package
s 23 fully programmable I/O pins                      ST92R195B9   Memory   RAM  WSS

s Serial Peripheral Interface                                     ROMLESS   8K Yes PQFP80

s Flexible Clock controller for OSD, Data Slicer
   and Core clocks running from one single low
   frequency external crystal.

s Enhanced Display Controller with 26 rows of
   40/80 characters

   � Serial and Parallel attributes

   � 10x10 dot Matrix, 512 ROM characters, defin-
     able by user

   � 4/3 and 16/9 supported in 50/60Hz and 100/
     120 Hz mode

   � Rounding, fringe, double width, double height,
     scrolling, cursor, full background color, half-
     intensity color, translucency and half-tone
     modes

s Teletext unit, including Data slicer, Acquisition
   Unit and 8 Kbytes TDSRAM for Data Storage

s VPS and Wide Screen Signalling slicer

s Integrated Sync Extractor and Sync Controller

s 14-bit Voltage Synthesis for tuning reference
   voltage

s Up to 8 External Interrupts plus 1 non-maskable
   interrupt

January 2000                                                                           Rev. 2.2

                                                                                             1/18

                                                                                              1
ST92R195B - GENERAL DESCRIPTION

1 GENERAL DESCRIPTION

1.1 INTRODUCTION                                      cy programmable via the CCU. In this mode, the
                                                      power consumption of the device can be reduced
The ST92R195B microcontroller is developed and        by more than 95% (LP WFI).
manufactured by STMicroelectronics using a pro-
prietary n-well HCMOS process. Its performance        Halt Mode. When executing the HALT instruction,
derives from the use of a flexible 256-register pro-  and if the Watchdog is not enabled, the CPU and
gramming model for ultra-fast context switching       its peripherals stop operating and the status of the
and real-time event response. The intelligent on-     machine remains frozen (the clock is also
chip peripherals offload the ST9 core from I/O and    stopped). A reset is necessary to exit from Halt
data management processing tasks allowing criti-      mode.
cal application tasks to get the maximum use of
core resources. The ST92R195B MCU supports            1.1.3 I/O Ports
low power consumption and low voltage operation
for power-efficient and low-cost embedded sys-        Up to 23 I/O lines are dedicated to digital Input/
tems.                                                 Output. These lines are grouped into up to five I/O
                                                      Ports and can be configured on a bit basis under
1.1.1 ST9+ Core                                       software control to provide timing, status signals,
                                                      timer and output, analog inputs, external interrupts
The advanced Core consists of the Central             and serial or parallel I/O.
Processing Unit (CPU), the Register File and the
Interrupt controller.                                 1.1.4 TV Peripherals

The general-purpose registers can be used as ac-      A set of on-chip peripherals form a complete sys-
cumulators, index registers, or address pointers.     tem for TV set and VCR applications:
Adjacent register pairs make up 16-bit registers for
addressing or 16-bit processing. Although the ST9     � Voltage Synthesis
has an 8-bit ALU, the chip handles 16-bit opera-
tions, including arithmetic, loads/stores, and mem-   � VPS/WSS Slicer
ory/register and memory/memory exchanges.
                                                      � Teletext Slicer
Two basic addressable spaces are available: the
Memory space and the Register File, which in-         � Teletext Display RAM
cludes the control and status registers of the on-
chip peripherals.                                     � OSD

1.1.2 Power Saving Modes                              1.1.5 On Screen Display

To optimize performance versus power consump-         The human interface is provided by the On Screen
tion, a range of operating modes can be dynami-       Display module, this can produce up to 26 lines of
cally selected.                                       up to 80 characters from a ROM defined 512 char-
                                                      acter set. The character resolution is 10x10 dots.
Run Mode. This is the full speed execution mode       Four character sizes are supported. Serial at-
with CPU and peripherals running at the maximum       tributes allow the user to select foreground and
clock speed delivered by the Phase Locked Loop        background colours, character size and fringe
(PLL) of the Clock Control Unit (CCU).                background. Parallel attributes can be used to se-
                                                      lect additional foreground and background colors
Wait For Interrupt Mode. The Wait For Interrupt       and underline on a character by character basis.
(WFI) instruction suspends program execution un-
til an interrupt request is acknowledged. During      1.1.6 Teletext and Display RAM
WFI, the CPU clock is halted while the peripheral
and interrupt controller keep running at a frequen-   The internal 8k Teletext and Display storage RAM
                                                      can be used to store Teletext pages as well as Dis-
                                                      play parameters.

2/18
                                                      ST92R195B - GENERAL DESCRIPTION

INTRODUCTION (Cont'd)                                 1.1.10 Serial Peripheral Interface (SPI)

1.1.7 Teletext, VPS and WSS Data Slicers              The SPI bus is used to communicate with external
                                                      devices via the SPI, or I C bus communication
The three on-board data slicers using a single ex-    standards. The SPI uses a single line for data in-
ternal crystal are used to extract the Teletext, VPS  put and output. A second line is used for a syn-
and WSS information from the video signal. Hard-      chronous clock signal.
ware Hamming decoding is provided.
                                                      1.1.11 Standard Timer (STIM)
1.1.8 Voltage Synthesis Tuning Control
                                                      The ST92R195B has one Standard Timer that in-
14-bit Voltage Synthesis using the PWM (Pulse         cludes a programmable 16-bit down counter and
Width Modulation)/BRM (Bit Rate Modulation)           an associated 8-bit prescaler with Single and Con-
technique can be used to generate tuning voltages     tinuous counting modes.
for TV set applications. The tuning voltage is out-
put on one of two separate output pins.               1.1.12 Analog/Digital Converter (ADC)

1.1.9 PWM Output                                      In addition there is a 4 channel Analog to Digital
                                                      Converter with integral sample and hold, fast
Control of TV settings is able to be made with up to  5.75�s conversion time and 6-bit guaranteed reso-
eight 8-bit PWM outputs, with a frequency maxi-       lution.
mum of 23,437Hz at 8-bit resolution (INTCLK = 12
MHz). Low resolutions with higher frequency oper-
ation can be programmed.

                                                      3/18
ST92R195B - GENERAL DESCRIPTION

Figure 1. ST92R195B Block Diagram

ADDR[15:0]  External                                            I/O     3 P0[2:0]
DAT[7:0]    Memory I/F                                       PORT 0
ASN
RWN          1 Kbyte                                            I/O     6 P2[5:0]
DSN            RAM                                           PORT 2     4 P3[7:4]
MMU[5:0]
                                                                I/O
            8 Kbytes                                         PORT 3
            TDSRAM TRI

              256 bytes            MEMORY BUS                   I/O     8 P4[7:0]
            Register File                                    PORT 4

                8/16-bit                                        I/O     2 P5[1:0]
                  CPU                                        PORT 5
                 MMU
       NMI                                     REGISTER BUS     DATA                          TXCF
  INT[7:0]     Interrupt                                       SLICER                         CVBS1
            Management                                       & ACQUI-
   OSCIN     ST9+ CORE                                         SITIO N                        WSCR
OSCOUT                                                                                        WSCF
                 RCCU                                            UNIT                         CVBS2
  RESET                                                                                       AIN[4:1]
RESETO           16-BIT                                        SYNC.                          EXTRG
                TIMER/                                       EXTRAC-
SDO/SDI     WATCHDOG
      SCK                                                       TION
                   SPI
   MCFM                                                      VPS/WSS
            TIMING AND                                         DATA
  STO UT    CLOCK CTRL                                        SLICER

VSO[2:1]     STANDARD                                           ADC
                TIMER
                                                                SYNC                          VSYNC
              VOLTAGE                                        CONTROL                          HSYNC/CSYNC
             SYNTHESIS                                                                        CSO
                                                                  ON
                                                              SCREEN     FREQ.                PXFM
                                                              DISPLAY   MULTIP.

                                                                PWM                           R/G/B/FB
                                                             D/A CON-
                                                              VERTER                          TSLU
                                                                                              HT

                                                                                              PWM[7:0]

            All alternate functions (Italic characters) are mapped on Ports 0, 2, 3, 4 and 5

4/18
                                                     ST92R195B - GENERAL DESCRIPTION

1.2 PIN DESCRIPTION                                  of RESET, program execution begins from the
                                                     Program memory location pointed to by the vector
ADDR[15:0] External memory interface address         contained in program memory locations 00h and
bus.                                                 01h.

CVBS1 Composite video input signal for the Tele-     R/G/B Red/Green/Blue. Video color analog DAC
text slicer and sync extraction.                     outputs.

CVBS2 Composite video input signal for the VPS/      RWN Read/Write strobe for external memory in-
WSS slicer. Pin AC coupled.                          terface.

CVBSO, JTDO, JTCK Test pins: leave floating.         TEST0 Test pin: must be tied to VDDA.
                                                     TXCF Analog pin for the teletext PLL.
DAT[7:0] External memory interface data bus.
                                                     VDD Main power supply voltage (5V �10%, digital)
DSN Data strobe for external memory interface.       VDDA Analog power supply (must be tied external-
                                                     ly to VDDA).
FB Fast Blanking. Video analog DAC output.           VDDM External memory interface power supply.
                                                     VSYNC Vertical Sync. Vertical video synchronisa-
GND Digital circuit ground.                          tion input to OSD. Positive or negative polarity.

GNDA Analog circuit ground (must be tied exter-      WSCF, WSCR Analog pins for the VPS/WPP slic-
nally to digital GND).                               er. These pins must be tied to ground or not con-
                                                     nected.
GNDM External memory interface ground.
                                                     P0[2:0], P2[5:0], P3[7:4], P4[7:0], P5[1:0]- I/O
HSYNC/CSYNC Horizontal/Composite sync. Hori-         Port Lines (Input/Output, TTL or CMOS compati-
zontal or composite video synchronisation input to   ble). 23 lines grouped into I/O ports, bit program-
OSD. Positive or negative polarity.                  mable as general purpose I/O or as Alternate func-
                                                     tions (see I/O section).
JTRST0 Test pin: must be tied to GND.
                                                     Important: Note that open-drain outputs are for
MCFM Analog pin for the display pixel frequency      logic levels only and are not true open drain.
multiplier.
                                                     1.2.1 I/O Port Alternate Functions.
MMU[5:0] External memory interface MMU seg-
ment bus                                             Each pin of the I/O ports of the ST92R195B may
                                                     assume software programmable Alternate Func-
OSCIN, OSCOUT Oscillator (input and output).         tions as shown in the Pin Configuration drawings.
These pins connect a parallel-resonant crystal       Table 1. shows the Functions allocated to each I/O
(24MHz maximum), or an external source to the        Port pin.
on-chip clock oscillator and buffer. OSCIN is the
input of the oscillator inverter and internal clock
generator; OSCOUT is the output of the oscillator
inverter.

PXFM Analog pin for the Display Pixel Frequency
Multiplier

RESET Reset (input, active low). The ST9+ is ini-
tialised by the Reset signal. With the deactivation

                                                     5/18
ST92R195B - GENERAL DESCRIPTION
Figure 2. 80-Pin Package Pin-Out

                              ADDR15
                                   ADDR12
                                         ADDR7
                                               ADDR6
                                                     ADDR5
                                                           ADDR4
                                                                 ADDR3
                                                                       ADDR2
                                                                             ADDR1
                                                                                   ADDR0
                                                                                        DAT0
                                                                                              DAT1
                                                                                                    DAT2
                                                                                                          DAT7
                                                                                                                DAT6
                                                                                                                      DAT5

                  MMU0     180  79  78  77  76  75  74  73  72  71  70  69  68  67  66  65                                               DAT4
                  MMU3                                                                    64                                             DAT3
               ADDR10                                                                                                                    GNDA
                           2                                                            63                                               CVBS1
                    DSN                                                                                                                  CVBS2
               ADDR11      3                                                            62                                               TEST0
                                                                                                                                         CVBSO
                ADDR9      4                                                            61                                               TXCF
                ADDR8                                                                                                                    JTRST0
                           5                                                            60                                               MCFM
                    RWN                                                                                                                  RESET
                  GNDM     6                                                            59                                               PXFM
                                                                                                                                         VDDA
                   VDDM    7                                                            58                                               WSCF
                 OSCIN                                                                                                                   WSCR
              OSCOUT       8                                                            57                                               HSYNC/CSYNC
               ADDR13                                                                                                                    VSYNC
               ADDR14      9                                                            56                                               R
                  MMU1                                                                                                                   G
                  MMU2     10                                                           55                                               B
                  MMU4                                                                                                                   FB
                  MMU5     11                                                           54                                               P4.0/PW M0
CSO/R ESETO /P3.7                                                                                                                        P4.1/PW M1
             ASN/P3.6      12                                                           53                                               P4.2/PW M2

                     P3.5  13                                                           52
                     P3.4
SDI/S DO/INT1 / P5.1       14                                                           51
      SCK/INT2/P5.0
                           15                                                           50

                           16                                                           49

                           17                                                           48

                           18                                                           47

                           19                                                           46

                           20                                                           45

                           21                                                           44

                           22                                                           43

                           23                                                           42

                           24                                                           41

                           25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

                              INT7/P2.0
                                   INT6/VSO1/P2.3

                                         NMI/P2.4
                                               AIN4/P0.2

                                                     P0.1
                                                           P0.0
                                                                 PWM7/EXTRG/INT3/STOUT/P4.7
                                                                       PWM6/P4.6
                                                                             PWM5/P4.5
                                                                                   VDD
                                                                                         GND
                                                                                              INT5/AIN1/P2.1
                                                                                                    INT0/AIN2/P2.2
                                                                                                          INT4/AIN3/VSO2/P2.5
                                                                                                                PWM4/P4.4
                                                                                                                      PWM3/TSLU/HT/P4.3

6/18
                                                           ST92R195B - GENERAL DESCRIPTION

Table 1. ST92R195B I/O Port Alternate Function

Port  General           Pin No.
Name  Purpose I/O                     Alternate Functions
P0.0
P0.1                    PQFP 80
P0.2
P2.0                    30                  I/O
P2.1
                        29                  I/O
P2.2
                        28        AIN4      I A/D Analog Data Input 4
P2.3
P2.4                    25        INT7      I External Interrupt 7

P2.5                                  AIN1  I A/D Analog Data Input 1
                        36                  I External Interrupt 5
P3.4
P3.5                                  INT5
P3.6
P3.7                                  INT0  I External Interrupt 0
P4.0                    37                  I A/D Analog Data Input 2
P4.1
P4.2                                  AIN2

P4.3                    26        INT6      I External Interrupt 6

P4.4                              VSO1      O Voltage Synthesis Output 1
P4.5
P4.6                    27        NMI       I Non Maskable Interrupt Input

P4.7                              AIN3      I A/D Analog Data Input 3

P5.0                    38        INT4      I External Interrupt 4

P5.1                              VSO2      O Voltage Synthesis Output 2

                        22                  I/O

                        21                  I/O
                                            O External Memory Interface Address Strobe
      All ports useable 20        ASN       O Internal Reset Output
      for general pur-            RESET0    O Composite Sync output
                                  CSO       O PWM Output 0
      pose I/O (input,  19        PWM0
      output or bidi-

      rectional)
                              43

                        42        PWM1      O PWM Output 1

                        41        PWM2      O PWM Output 2

                                  PWM3      O PWM Output 3

                        40        TSLU      O Translucency Digital Output

                                  HT        O Half-tone Output

                        39        PWM4      O PWM Output 4

                        33        PWM5      O PWM Output 5

                        32        PWM6      O PWM Output 6

                                  EXTRG     I A/D Converter External Trigger Input

                        31        PWM7      O PWM Output 7

                                  STOUT     O Standard Timer Output

                                  INT3      I External Interrupt 3

                                      INT2  I External Interrupt 2
                        24                  O SPI Serial Clock

                                      SCK

                                  SDO       O SPI Serial Data Out

                        23        SDI       I SPI Serial Data In

                                  INT1      I External Interrupt 1

                                                                                        7/18
ST92R195B - GENERAL DESCRIPTION

PIN DESCRIPTION (Cont'd)

1.2.2 I/O Port Styles

     Pin s   Physical Pull-Up    Pin Style                    Reset Values
P0[2:0]                no       standard I/O                  BID / OD / TTL
P2[5,4,3,2]            no       standard I/O                  BID / OD / TTL
P2[1:0]                no      std I/O, trigger               BID / OD / TTL
P3.7                  yes       standard I/O                  AF / PP / TTL
P3[6,5,4]              no       standard I/O                  BID / OD / TTL
P4[7:0]                no       standard I/O                  BID / OD / TTL
P5[1:0]                no       standard I/O                  BID / OD / TTL

Legend:

AF= Alternate Function, BID = Bidirectional, OD = Open Drain
PP = Push-Pull, TTL = TTL Standard Input Levels

How to Read this Table                                        AF Outputs or Bidirectional Lines:
                                                              � In the case of Outputs or I/Os, AF is selected
To configure the I/O ports, use the information in
this table and the Port Bit Configuration Table in              explicitly by software.
the I/O Ports Chapter of the datasheet.                       Example 1: ADC trigger digital input
                                                              AF: EXTRG, Port: P4.7, Port Style: Standard I/O.
Port Style= the hardware characteristics fixed for            Write the port configuration bits (for TTL level):
each port line.                                               P4C2.7=1
Inputs:                                                       P4C1.7=0
                                                              P4C0.7=1
� If port style = Standard I/O, either TTL or CMOS            Enable the ADC trigger by software as described
  input level can be selected by software.                    in the ADC chapter.
                                                              Example 2: PWM 0 output
� If port style = Schmitt trigger, selecting CMOS or          AF: PWM0, Port: P4.0
  TTL input by software has no effect, the input will         Write the port configuration bits (for output push-
  always be Schmitt Trigger.                                  pull):
                                                              P4C2.0=0
Weak Pull-Up = This column indicates if a weak                P4C1.0=1
pull-up is present or not.                                    P4C0.0=1
� If WPU = yes, then the WPU can be enabled/dis-              Example 3: ADC AIN1 analog input
                                                              AF: AIN1, Port : P2.1, Port style: does not apply to
  able by software                                            analog inputs
� If WPU = no, then enabling the WPU by software              Write the port configuration bits:
                                                              P2C2.1=1
  has no effect                                               P2C1.1=1
                                                              P2C0.1=1
Alternate Functions (AF) = More than one AF
cannot be assigned to an external pin at the same
time:
An alternate function can be selected as follows.
AF Inputs:

� AF is selected implicitly by enabling the corre-
  sponding peripheral. Exception to this are ADC
  analog inputs which must be explicitly selected
  as AF by software.

8/18
                                                                                                                                                                                            ST92R195B - GENERAL DESCRIPTIONU18064
                                                                                                                                                                                                  Figure 3. ST92R195B Required External components1ADDR15 79DAT4 63
                                                 2 MMU0                   ADDR12 78
9/18                                             3 MMU3
                                                 4 ADDR10                     ADDR7 77
                                                 5 DSN                           ADDR6 76
                                                 6 ADDR11                            ADDR5 75
                                                 7 ADDR9                                ADDR4 74
                                                 8 ADDR8                                    ADDR3 73
                                                 9 R/WN                                         ADDR2 72
                                                10 GNDM                                            ADDR1 71
                                                11 VDDM                                                ADDR0 70
                                                12 OSCIN
                                                13 OSCOUT                                                  DAT0 69
                                                14 ADDR13                                                     DAT1 68
                                                15 ADDR14                                                         DAT2 67
                                                16 MMU1                                                               DAT7 66
                                                17 MMU2                                                                  DAT6 65
                                                18 MMU4                                                                      DAT5
                                                19 MMU5
                                                20 P3.7/CSO/RESETO                                                                              DAT3 62                                 C1 470nF       CVBS
                                                21 P3.6/ASN                                                                                     GNDA 61                                 C2 82pF
                                                22 P3.5                                                                                         CVBS1 60
                                                23 P3.4                                                                                         CVBS2 59
C3                                              24 P5.1/SDI/SDO/INT1                                                                            TEST0 58

                                                       P5.0/SCK/INT2                                                                            CVBSO 57
                                                      QFP80                                                                                     TXCF 56
                                                                                                                                                JTRST0 55
82pF                                                                                                                                            MCFM 54
      XT1
                                                                                                                                                RESETN 53
    4MHZ-OSC                                                          ST92R195B                                                                 PXFM 52

C4                                                                                                                                              VDDA 51                                         C5                       1�F                   R2
                                                                                                                                                                                                                      C6                       5.6K
                                            C7                                                                                                  WSCF 50                                                                       R3 10k
                                         100nF                                                                                                                                                                                                 C10
                                                                                                                                                WSCR 49                                          22PF                                          4.7NF
                                                                                                                                                CSYNC/HSYNC        HSYNC
                                                                                                                                                             48    VSYNC                                                                 C8
82pF                                                                                                                                            VSYNC 47                                                                                 22PF
                                                                                                                                                                      R                             C9
                                                                                                                                                             R 46     G                 R4 5.6K        4.7NF          S1      D1
                                                                                                                                                             G 45      B                                              RST        1N4148
                                                                                                                                                             B 44     FB
                                                                    25                                                                          FB 43
                                                                      26 P2.0/INT7                                                              P4.0/PWM0 42             C12
                        +5V                                               27 P2.3/INT6/VSO1                                                     P4.1/PWM1 41                     100nF                           +5V
                                                                             28 P2.4/NMI                                                        P4.2/PWM2                               L1 10uH
                                 L2                                              29 P0.2/AIN4
                                   10uH                                             30 P0.1                                                                                              C13
                                                                                        31 P0.0                                                                                         4.7 �F
      C14                                                                                   32 P4.7/PWM7/INT3
                                                                                               33 P4.6/PWM6
      4.7 �F                                                                                       34 P4.5/PWM5
                                                                                                       35 VDD
                                                                                                          36 GND
                                                                                                              37 P2.1/INT5/AIN1
                                                                                                                  38 P2.2/INT0/AIN2
                                                                                                                      39 P2.5/INT4/AIN3/VSO2
                                                                                                                         40 P4.4/PWM4

                                                                                                                             P4.3/PWM3/TSLU/HT

                                                                                                                                                                   +5V

                                                                      C15                     L3 10uH
                                                                             100nF
                                                                                     C16
                                                                                    4.7 �F
ST92R195B - GENERAL DESCRIPTION

1.3 MEMORY MAP                                        Internal TDSRAM, 8K bytes expandable up to 16K
No Internal ROM                                       (into segment 22h)
Internal RAM, 1 Kbytes                                The Internal TDSRAM is mapped into theMMU seg-
The internal RAM is mapped in MMU segment             ment 22h. The TDSRAM is a fully static memory.
20h; from address FC00h to FFFFh.                     The TDSRAM is an 8K bytes mapped at the ad-
                                                      dress 8000h to 9FFFh.
Figure 4. ST92R195B Memory Map
                                                                                     39FFFFh
                         External RAM

       8 Kbytes            229FFFh                    Reserved  22FFFFh   PAGE 91 - 16 Kbytes
       TDS RAM                                                  2 2C000h  PAGE 90 - 16 Kbytes
                           228000h                    Reserved  2 2BFFFh  PAGE 89 - 16 Kbytes
                                                      Reserved            PAGE 88 - 16 Kbytes
                                     SEGMENT 22h                2 28000h
                                         64 Kbytes              2 27FFFh

                                                                2 24000h
                                                                2 23FFFh
                                                                220000h
                                                                21FFFFh

                           SEGMENT 21h                Reserved
                              64 Kbytes

       Internal            20FFFFh                    Reserved  210000h   PAGE 83 - 16 Kbytes
         RA M                                         Reserved  20FFFFh   PAGE 82 - 16 Kbytes
                           20FC00h SEGMENT 20h        Reserved  2 0C000h  PAGE 81 - 16 Kbytes
       1 Kbyte                             64 Kbytes            2 0BFFFh  PAGE 80 - 16 Kbytes
                                                                2 08000h
                                                                2 07FFFh
                                                                2 04000h
                                                                2 03FFFh

                                                                2 00000h

                           SEGMENT 1                            01FFFFh   PAGE 7 - 16 Kbytes
                             64 Kbytes                          01C000h   PAGE 6 - 16 Kbytes
                                                                01BFFFh   PAGE 5 - 16 Kbytes
       External ROM/EPROM                                       018000h   PAGE 4 - 16 Kbytes
                                                                017FFFh   PAGE 3 - 16 Kbytes
                           SEGMENT 0                            014000h   PAGE 2 - 16 Kbytes
                             64 Kbytes                          013FFFh   PAGE 1 - 16 Kbytes
                                                                01000 0h  PAGE 0 - 16 Kbytes
                                                                00FFFFh
                                                                00C000h
                                                                00BFFFh
                                                                008000h
                                                                007FFFh
                                                                004000h
                                                                003FFFh
                                                                000000h

10/18
                                                ST92R195B - ELECTRICAL CHARACTERISTICS

2 ELECTRICAL CHARACTERISTICS

ABSOLUTE MAXIMUM RATINGS

    Symbol                           Parameter                         Value         Unit
            Supply Voltage                             VSS - 0.3 to VSS + 7.0         V
VDD         Analog Ground                              VSS - 0.3 to VSS + 0.3         V
VSSA        Analog Supply Voltage                      VDD -0.3 to VDD +0.3           V
VDDA        Input Voltage                              VSS - 0.3 to VDD +0.3          V
VI                                                     VSS - 0.3 to VDD +0.3
                                                       VSSA - 0.3 to VDDA +0.3        V
VAI         Analog Input Voltage (A/D Converter)       VSS - 0.3 to VDD + 0.3
                                                       - 55 to + 150                  V
VO          Output Voltage                             - 5 to + 5                     �C
TSTG        Storage Temperature                                                      mA
            Pin Injected Current                       - 50 to +5 0
IINJ        Maximum Accumulated Pin                                                  mA
            Injected Current In Device

Note: Stress above those listed as "Absolute maximum ratings" may cause permanent damage to the device. This is a stress rating only and
functional operation of the device at these conditions is not implied. Exposure to maximum rating conditions for extended periods may affect
device reliability.

RECOMMENDED OPERATING CONDITIONS

   Symbol                                   Parameter        Value                   Unit

TA          Operating Temperature                      Min.         Max.              �C
VDD         Supply Voltage                                                             V
VDDA        Analog Supply Voltage (PLL)                0                        70     V
fOSCE       External Oscillator Frequency                                            MHz
fOSCI       Internal Clock Frequency (INTCLK)          4.5                      5.5  MHz

                                                       4.5                      5.5

                                                       3.3                      8.7

                                                                                24

                                                                                     11/18
ST92R195B - ELECTRICAL CHARACTERISTICS

DC ELECTRICAL CHARACTERISTICS
(VDD= 5V +/-10%; TA= 0 to 70�C; unless otherwise specified)

Symbol  Parameter                                    Test Conditions        Value              Unit
                                         external clock
                                         external clock               Min.         Max.         V
                                         TTL                                                    V
VIHCK   Clock in high level              TTL                          0.7 VDD  0.3 VDD          V
VILCK   Clock in low level               CMOS                            2.0                    V
VIH     Input high level                 CMOS                                                   V
VIL     Input low level                                                            0.8          V
VIH     Input high level                 Push-pull Ild=-0.8mA                                   V
VIL     Input low level                  Push-pull ld=+1.6mA          0.8 VDD  0.2 VDD          V
VIHRS   Reset in high level              bidir. state                 0.7 VDD  0.3 VDD          V
VILRS   Reset in low level               VOL= 3V                                                V
VHYRS   Reset in hysteresis              VOL= 7V                         0.3                    V
VIHY    P2.(1:0) input hysteresis        0 VIHVH   HSYNC/VSYNC input high level     0 VILVH   HSYNC/VSYNC input low level      alternate funct. op. drain                             V
VHYHV   HSYNC/VSYNC input hysteresis     0 VOH     Output high level                                                0.5
VOL     Output low level
                                                                      VDD-0.8
                                                                                          0.4

IWPU    Weak pull-up current                                          50                       �A

                                                                                   350

ILKIO   I/O pin input leakage current                                 -10          +10         �A
ILKRS   Reset pin input
ILKAD   A/D pin input leakage current                                 -10          +10         �A
ILKOS   OSCIN pin input leakage current
                                                                      -10          +10         �A

                                                                      -10          +10         �A

12/18
                                            ST92R195B - ELECTRICAL CHARACTERISTICS

AC ELECTRICAL CHARACTERISTICS

PIN CAPACITANCE
(VDD= 5V +/-10%; TA= 0 to 70�C; unless otherwise specified))

Symbol                           Parameter    Conditions                           Value       Unit

                                                                              min         max

CIO     Pin Capacitance Digital Input/Output                                              10   pF

CURRENT CONSUMPTION

(VDD= 5V +/-10%; TA= 0 to 70�C; unless otherwise specified)

Symbol  Parameter                             Condition s                     Value            Unit

                                                                  min         typ.        max

IDD1    Run Mode Current                    notes 1,2; all On                 70          100  mA
IDDA1                                       Timing Controller On
IDD2    Run Mode Analog Current             notes 1,4                         35          50   mA
IDDA2   (pin VDDA)                          notes 1,4
        HALT Mode Current                                                     10          100  �A

        HALT Mode Analog Current                                              40          100  �A
        (pin VDDA)

Notes:

1. Port 0 is configured in push-pull output mode (output is high). Ports 2, 3, 4 and 5 are configured in bi-directional weak pull-up mode resistor.
   The external CLOCK pin (OSCIN) is driven by a square wave external clock at 8 MHz. The internal clock prescaler is in divide-by-1 mode.

2. The CPU is fed by a 24 MHz frequency issued by the Main Clock Controller. VSYNC is tied to VSS, HSYNC is driven by a 15625Hz clock.

   All peripherals working including Display.

3. The CPU is fed by a 24 MHz frequency issued by the Main Clock Controller. VSYNC is tied to VSS, HSYNC is driven by a 15625Hz clock.

   The TDSRAM interface and the Slicers are working; the Display controller is not working.

4. VSYNC and HSYNC tied to VSS. External CLOCK pin (OSCIN) is held low. All peripherals are disabled.

EXTERNAL INTERRUPT TIMING TABLE (rising or falling edge mode)
(VDD= 5V +/-10%; TA= 0 to 70�C; unless otherwise specified))

Symbol                           Parameter                       Condition s          Value    Unit
                                                             INTCLK=24 MHz.        min max
                                                                                    95          ns
TwLR    Low level pulse width                 TpC+12                                95          ns
TwHR    High level pulse width                TpC+12

TpC is the INTCLK clock period.

                                                                                               13/18
ST92R195B - ELECTRICAL CHARACTERISTICS

AC ELECTRICAL CHARACTERISTICS (Cont'd)

EXTERNAL MEMORY INTERFACE TIMING TABLE
(VDD= 5V +/-10%; TA= 0 to 70�C; unless otherwise specified))

Symbol                           Parameter                                                Value                   Unit

                                                                               typ                    max

TwDSR     DSN low level pulse width (read)          TpC*(1/2+WDS)-6                                               ns

TwDSW     DSN low level pulse width (write)         TpC*(1/2+WDS)-6                                               ns

TdDSR(DR) DSN to data valid delay                   TpC*(1/2+WDS)-16                                              ns

ThDR(DS)  Data to DSN hold time                                                0                                  ns

TdDS(A)   DSN to address active delay                                          TpC/2                              ns

ThDS(AS)  DSN to ASN delay                                                     TpC/2 + 6                          ns

TsRW(AS) R/WN setup time before ASN                 TpC*(1/2 + WAS) - 8                                           ns

TdDSR(RW) DSN to R/WN and address not valid delay                              TpC/2                              ns

TdDW(DSW) Write data valid to DSN delay (write)                                0                                  ns

ThDS(DW) Data hold time after DSN (write)                                      TpC/2                              ns

TdA(DR)   Address valid to data valid delay (read)  T pC*(3/2+WDS+W AS)- 14                                       ns

TpC is the INTCLK clock period.

SPI TIMING TABLE
(VDD= 5V +/-10%; TA= 0 to 70�C; Cload= 50pF)

  Symbol                         Parameter                    Conditi on                              Value       Unit
                                                 OSCIN/2 as internal Clock
TsDI                                                                                             min         max
ThDI
TdOV      Input Data Set-up Time                                                                 tbd              ns
ThDO
TwSKL     Input Data Hold Time              (1)                                                  1INTCLK +100ns ns
TwSKH
          SCK to Output Data Valid                                                                           tbd  ns

          Output Data Hold Time                                                                  tbd              ns

          SCK Low Pulse Width                                                                    tbd              ns

          SCK High Pulse Width                                                                   tbd              ns

(1) TpC is the OSCIN clock period; TpMC is the "Main Clock Frequency" period.

SKEW CORRECTOR TIMING TABLE
(VDD= 5V +/-10%, TA= 0 to 70�C, unless otherwise specified)

Symbol    Parameter                                 Conditions                                         max        Unit
                                                                                                      Value

Tjskw     Jitter on RGB output              36 MHz Skew corrector clock frequency                            5*   ns

(*) The OSD jitter is measured from leading edge to leading edge of a single character row on consecutive TV lines. The value is an envelope
of 100 fields

14/18
                                    ST92R195B - ELECTRICAL CHARACTERISTICS

AC ELECTRICAL CHARACTERISTICS (Cont'd)

OSD DAC CHARACTERISTICS
(VDD= 5V +/-10%, TA= 0 to 70�C, unless otherwise specified).

Symbol             Parameter            Conditio ns                             Value                Unit

                                                              min               typical       max

        Output impedance: FB,R,G,B                            300               500           700 Ohm

        Output voltage: FB,R,G,B        Cload= 20pF
                                        RL = 100K

        code= 111                                                               1.000                V

        code= 011                                                               0.459         0.509  V

        code= 000                                                               0.025         0.050  V

        FB= 1                                                 2.4               3.0           4.0    V

        FB= 0                                                 0                 0.025         0.050  V

        Global voltage accuracy                                                               +/-5   %

A/D CONVERTER, EXTERNAL TRIGGER TIMING TABLE
(VDD= 5V +/-10%; TA= 0 to 70�C; unless otherwise specified

Symbol         Parameter            OSCIN divide by OSCIN divide                       Value           Unit

                                    2;min/max                 by 1; min/max     min           max       ns
                                                                                                        ns
Tlow    Pulse Width                                                                1.5                  �s
Thigh                                                                           INTCLK               INTCLK
Text    Pulse Distance
Tstr                                                                             78+1                   ns
        Period/fast Mode                                                        INTCLK                  ns
Tlow                                                                                                    �s
Thigh   Start Conversion Delay                                                  0.5           1.5       ns
Text                                    Core Clock issued by Timing Controller
Tstr
        Pulse Width
        Pulse Distance
        Period/fast Mode
        Start Conversion Delay

                                                                                                     15/18
ST92R195B - ELECTRICAL CHARACTERISTICS

A/D CONVERTER. ANALOG PARAMETERS TABLE
(VDD= 5V +/-10%; TA= 0 to 70�C; unless otherwise specified)

                          Parameter                                     typ (*)   Value               max     Unit   Note
                                                                                    min               VDD      (**)
Analog Input Range                                                                  VSS                         V    (1,2)
Conversion Time Fast/Slow                                                         78/138                    INTCLK    (1)
                                                                                                            INTCLK
Sample Time Fast/Slow                                                             51.5/87.5                    �s     (4)
                                                                                                               bits   (4)
Power-up Time                                                                     60                         LSBs     (4)
Resolution                                                                                                   LSBs     (3)
Differential Non Linearity                                              8                                    LSBs
Integral Non Linearity                                                                                       Kohm
Absolute Accuracy                                                       1.5                           2.5      pF

                                                                        2                             3

                                                                        2                             3

Input Resistance                                                                                      1.5
Hold Capacitance                                                                                      1.92

Notes: (*)      The values are expected    at 25 Celsius degrees  with  VDD=  5V
          (**)  'LSBs' , as used here, as
          (1)                              a value of VDD/256
          (2)   @ 24 MHz external clock

          (3)   including Sample time
          (4)
                it must be considered as the on-chip series resistance before the sampling capacitor

                DNL ERROR= max {[V(i) -V(i-1)] / LSB-1}           INL ERROR= max {[V(i) -V(0)] / LSB-i}

                ABSOLUTE ACCURACY= overall max conversion error

16/18
                                      ST92R195B - GENERAL INFORMATION

3 GENERAL INFORMATION                                                                                    Dim              mm                  inches

3.1 PACKAGE MECHANICAL DATA                                                                                   Min Typ Max Min Typ Max
Figure 5. 80-Pin Plastic Quad Flat Package
                                                                                                         A                       3.40                 0.134
                                                                                                0.10mm
                                                                                                   .004  A1 0.25                       0.010

                                                                                       seating plane     A2 2.55 2.80 3.05 0.100 0.110 0.120

                                                                                            PQFP080      B 0.30                  0.45 0.012           0.018

                                                                                                         C 0.13                  0.23 0.005           0.009

                                                                                                         D 22.95 23.20 23.45 0.904 0.913 0.923

                                                                                                         D1 19.90 20.00 20.10 0.783 0.787 0.791

                                                                                                         D3               18.40               0.724

                                                                                                         E 16.95 17.20 17.45 0.667 0.677 0.687

                                                                                                         E1 13.90 14.00 14.10 0.547 0.551 0.555

                                                                                                         E3               12.00               0.472

                                                                                                         e                0.80                0.031

                                                                                                         K 0�                    7�

                                                                                                         L 0.65 0.80 0.95 0.026 0.031 0.037

                                                                                                         L1               1.60                0.063

                                                                                                                          Number of Pins

                                                                                                         N 80                    ND 24 NE 16

3.2 ORDERING INFORMATION

     Sales Type             OSD           Temperature                                                            Package
ST92R195B9Q1     50/60 or 100/120 Hz          Range                                                      PQF P80

                                      0-70�C

                                                                                                                                                      17/18
ST92R195B - GENERAL INFORMATION
Notes:

Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences
of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted
by implication or otherwise under any patent or patent rights of STMicroelectronics. Specifications mentioned in this publication are subject
to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products are not
authorized for use as critical components in life support devices or systems without the express written approval of STMicroelectronics.

                                                     The ST logo is a registered trademark of STMicroelectronics
                                                             �2000 STMicroelectronics - All Rights Reserved.

Purchase of I2C Components by STMicroelectronics conveys a license under the Philips I2C Patent. Rights to use these components in an
                  I2C system is granted provided that the system conforms to the I2C Standard Specification as defined by Philips.
                                                                  STMicroelectronics Group of Companies

Australia - Brazil - China - Finland - France - Germany - Hong Kong - India - Italy - Japan - Malaysia - Malta - Morocco - Singapore - Spain
                                                             Sweden - Switzerland - United Kingdom - U.S.A.
                                                                                 http:// www.st.com

18/18
This datasheet has been downloaded from:
             www.sonata9.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.sonata9.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 sonata9.com, Inc. All rights reserved

幸运时时彩 海南4+1 幸运时时彩 全民彩票 幸运时时彩平台 诚信网投开户 亿信彩票登陆 亿信彩票网 亿信彩票娱乐 大资本平台