幸运时时彩平台

电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

AD8313ARMZ-REEL7

器件型号:AD8313ARMZ-REEL7
器件类别:半导体    模拟混合信号IC   
厂商名称:ADI [Analog Devices Inc]
下载文档 在线购买

AD8313ARMZ-REEL7在线购买

供应商 器件名称 价格 最低购买 库存  
AD8313ARMZ-REEL7 ¥126.97 1 点击查看 点击购买

器件描述

SPECIALTY ANALOG CIRCUIT, PDSO8

专业模拟电路, PDSO8

参数
AD8313ARMZ-REEL7功能数量 1
AD8313ARMZ-REEL7端子数量 8
AD8313ARMZ-REEL7最大工作温度 85 Cel
AD8313ARMZ-REEL7最小工作温度 -40 Cel
AD8313ARMZ-REEL7最大供电/工作电压 5.5 V
AD8313ARMZ-REEL7最小供电/工作电压 2.7 V
AD8313ARMZ-REEL7额定供电电压 5 V
AD8313ARMZ-REEL7加工封装描述 MO-187AA, MSOP-8
AD8313ARMZ-REEL7状态 ACTIVE
AD8313ARMZ-REEL7工艺 BIPOLAR
AD8313ARMZ-REEL7包装形状 SQUARE
AD8313ARMZ-REEL7包装尺寸 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
AD8313ARMZ-REEL7表面贴装 Yes
AD8313ARMZ-REEL7端子形式 GULL WING
AD8313ARMZ-REEL7端子间距 0.6500 mm
AD8313ARMZ-REEL7端子涂层 TIN LEAD
AD8313ARMZ-REEL7端子位置 DUAL
AD8313ARMZ-REEL7包装材料 PLASTIC/EPOXY
AD8313ARMZ-REEL7温度等级 INDUSTRIAL
AD8313ARMZ-REEL7模拟IC其它类型 ANALOG CIRCUIT

文档预览

AD8313ARMZ-REEL7器件文档内容

                                                                                                 0.1 GHz to 2.5 GHz 70 dB
                                                                                         Logarithmic Detector/Controller

                                                                                                                  AD8313

FEATURES                                                                                                             FUNCTIONAL BLOCK DIAGRAM

Wide bandwidth: 0.1 GHz to 2.5 GHz min                                                                                    NINE DETECTOR CELLS
High dynamic range: 70 dB to �3.0 dB
High accuracy: �1.0 dB over 65 dB range (@ 1.9 GHz)                                                                  +             +     +          +   + IV      8 VOUT
Fast response: 40 ns full-scale typical
Controller mode with error output                                                        VPOS 1                                                         CINT
Scaling stable over supply and temperature                                                 INHI 2
Wide supply range: 2.7 V to 5.5 V                                                         INLO 3                     8dB  8dB            8dB        8dB LP VI     7 VSET
Low power: 40 mW at 3 V                                                                                                                                           6 COMM
Power-down feature: 60 mW at 3 V                                                         VPOS 4                      EIGHT 8dB 3.5GHz AMPLIFIER STAGES
Complete and easy to use
                                                                                                                     AD8313                            INTERCEPT
APPLICATIONS                                                                                                                                            CONTROL

RF transmitter power amplifier setpoint control and                                                                         SLOPE         BAND GAP      GAIN      5 PWDN                                 01085-C-001
   level monitoring                                                                                                       CONTROL        REFERENCE      BIAS

Logarithmic amplifier for RSSI measurement cellular                                                                                      Figure 1.
   base stations, radio link, radar
                                                                                         When used as a log amplifier, scaling is determined by a separate
GENERAL DESCRIPTION                                                                      feedback interface (a transconductance stage) that sets the slope
                                                                                         to approximately 18 mV/dB; used as a controller, this stage
The AD8313 is a complete multistage demodulating logarithmic                             accepts the setpoint input. The logarithmic intercept is positioned
amplifier that can accurately convert an RF signal at its differ-                        to nearly -100 dBm, and the output runs from about 0.45 V dc
ential input to an equivalent decibel-scaled value at its dc output.                     at -73 dBm input to 1.75 V dc at 0 dBm input. The scale and
The AD8313 maintains a high degree of log conformance for                                intercept are supply- and temperature-stable.
signal frequencies from 0.1 GHz to 2.5 GHz and is useful over
the range of 10 MHz to 3.5 GHz. The nominal input dynamic                                The AD8313 is fabricated on Analog Devices' advanced 25 GHz
range is �65 dBm to 0 dBm (re: 50 ), and the sensitivity can be                          silicon bipolar IC process and is available in an 8-lead MSOP
increased by 6 dB or more with a narrow-band input impedance                             package. The operating temperature range is -40�C to +85�C.
matching network or a balun. Application is straightforward,                             An evaluation board is available.
requiring only a single supply of 2.7 V to 5.5 V and the addition
of a suitable input and supply decoupling. Operating on a 3 V                                                   2.0                                                  5
supply, its 13.7 mA consumption (for TA = 25�C) is only 41 mW.
A power-down feature is provided; the input is taken high to                                                         FREQUENCY = 1.9GHz
initiate a low current (20 �A) sleep mode, with a threshold at
half the supply voltage.                                                                                        1.8                                                  4

The AD8313 uses a cascade of eight amplifier/limiter cells, each                                                1.6                                                  3
having a nominal gain of 8 dB and a -3 dB bandwidth of
3.5 GHz. This produces a total midband gain of 64 dB. At each                            OUTPUT VOLTAGE (V DC)  1.4                                                  2   OUTPUT ERROR (dB)
amplifier output, a detector (rectifier) cell is used to convert the
RF signal to baseband form; a ninth detector cell is placed                                                     1.2                                                  1
directly at the input of the AD8313. The current-mode outputs
of these cells are summed to generate a piecewise linear approxi-                                               1.0                                                  0
mation to the logarithmic function. They are converted to a low
impedance voltage-mode output by a transresistance stage, which                                                 0.8                                                  �1
also acts as a low-pass filter.
                                                                                                                0.6                                                  �2

                                                                                                                0.4                                                  �3

                                                                                                                0.2                                                  �4

                                                                                                                0                                                 0  �5                     01085-C-002

                                                                                                                �80 �70 �60 �50 �40 �30 �20 �10

                                                                                                                             INPUT AMPLITUDE (dBm)

                                                                                                                Figure 2. Typical Logarithmic Response and Error vs. Input Amplitude

Rev. D                                                                                   One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Information furnished by Analog Devices is believed to be accurate and reliable.         Tel: 781.329.4700                                              www.analog.com
However, no responsibility is assumed by Analog Devices for its use, nor for any
infringements of patents or other rights of third parties that may result from its use.  Fax: 781.326.8703 � 2004 Analog Devices, Inc. All rights reserved.
Specifications subject to change without notice. No license is granted by implication
or otherwise under any patent or patent rights of Analog Devices. Trademarks and
registered trademarks are the property of their respective owners.
AD8313                                                                                                     Input Coupling ........................................................................... 16
                                                                                                           Narrow-Band LC Matching Example at 100 MHz ................ 16
TABLE OF CONTENTS                                                                                          Adjusting the Log Slope............................................................. 18
                                                                                                           Increasing Output Current........................................................ 19
Specifications..................................................................................... 3      Effect of Waveform Type on Intercept..................................... 19
Absolute Maximum Ratings............................................................ 6                   Evaluation Board ............................................................................ 20
                                                                                                           Schematic and Layout................................................................ 20
  ESD Caution.................................................................................. 6          General Operation ..................................................................... 20
Pin Configurations and Function Description............................. 7                                 Using the AD8009 Operational Amplifier .............................. 20
Typical Performance Characteristics ............................................. 8                        Varying the Logarithmic Slope................................................. 20
Circuit Description......................................................................... 11            Operating in Controller Mode ................................................. 20
Interfaces.......................................................................................... 13    RF Burst Response ..................................................................... 20
                                                                                                         Outline Dimensions ....................................................................... 24
  Power-Down Interface, PWDN................................................ 13                            Ordering Guide .......................................................................... 24
  Signal Inputs, INHI, INLO ........................................................ 13
  Logarithmic/Error Output, VOUT .......................................... 13
  Setpoint Interface, VSET............................................................ 14
Applications..................................................................................... 15
  Basic Connections for Log (RSSI) Mode................................. 15
  Operating in Controller Mode ................................................. 15

REVISION HISTORY

6/04--Data Sheet Changed from Rev. C to Rev. D
Updated Evaluation Board Section .............................................. 21
2/03--Data Sheet changed from Rev. B to Rev. C
TPCs and Figures Renumbered........................................Universal
Edits to SPECIFICATIONS............................................................. 2
Updated ESD CAUTION ................................................................ 4
Updated OUTLINE DIMENSIONS .............................................. 7
8/99--Data Sheet changed from Rev. A to Rev. B
5/99--Data Sheet changed from Rev. 0 to Rev. A
8/98--Revision 0: Initial Version

Rev. D | Page 2 of 24
                                                                                                            AD8313

SPECIFICATIONS

TA = 25�C, VS = 5 V1, RL 10 k, unless otherwise noted.

Table 1.                        Conditions                                     Min2  Typ     Max2           Unit
Parameter                                                                     0.1
SIGNAL INPUT INTERFACE         fRF < 100 MHz3                                                         2.5  GHz
    Specified Frequency Range   Sinusoidal, input termination configuration    53.5  VPOS � 0.75            V
    DC Common-Mode Voltage      shown in Figure 29                                   10                     �A
    Input Bias Currents         Nominal conditions                             17    900||1.1               ||pF4
    Input Impedance                                                            -96
LOG (RSSI) MODE                2.7 V  VS  5.5 V, -40�C  T  +85�C              51    65                     dB
                                                                                                            dBm
    100 MHz5                    PIN = -10 dBm                                  16    -31.5                  dB
       �3 dB Dynamic Range6     Nominal conditions                             -99                          mV/dB
          Range Center                                                               56                     dBm
       �1 dB Dynamic Range      2.7 V  VS  5.5 V, �40�C  T  +85�C              60
       Slope                                                                         19      21             dB
       Intercept                PIN = �10 dBm                                  15.5                         dBm
                                Nominal conditions                             -105  -88     -80            dB
       �3 dB Dynamic Range                                                     55.5                         mV/dB
          Range Center          2.7 V  VS  5.5 V, �40�C  T  +85�C                    64                     dBm
                                                                               15                           dB/�C
       �1 dB Dynamic Range      PIN = �10 dBm                                  �110  -31
       Slope                                                                                                dB
       Intercept                                                               52    55                     dBm
       Temperature Sensitivity                                                                              dB
    900 MHz5                                                                   15    19      22             mV/dB
       �3 dB Dynamic Range                                                     �115                         dBm
                                                                               50    -89     -75
          Range Center                                                                                      dB
       �1 dB Dynamic Range                                                     14    -0.022                 dBm
       Slope                                                                   �125                         dB
       Intercept                                                                     69                     mV/dB
                                                                                                            dBm
       �3 dB Dynamic Range                                                           -32.5                  dB/�C
          Range Center
                                                                                     62                     dB
       �1 dB Dynamic Range                                                                                  dBm
       Slope                                                                         18      20.5           dB
       Intercept                                                                                            mV/dB
       Temperature Sensitivity                                                       -93     -81            dBm
    1.9 GHz7
       �3 dB Dynamic Range                                                           68.5                   dB
                                                                                                            dBm
          Range Center                                                               �32.75                 dB
       �1 dB Dynamic Range                                                                                  mV/dB
       Slope                                                                         61                     dBm
       Intercept                                                                                            dB/�C
                                                                                     18      21
       �3 dB Dynamic Range
          Range Center                                                               �95     �80

       �1 dB Dynamic Range                                                           �0.019
       Slope
       Intercept                                                                     73
       Temperature Sensitivity
                                                                                     �36.5

                                                                                     62

                                                                                     17.5    20.5

                                                                                     �100    �85

                                                                                     73

                                                                                     �36.5

                                                                                     60

                                                                                     17.5    21.5

                                                                                     �101    �78

                                                                                     �0.019

                                                        Rev. D | Page 3 of 24
AD8313

Parameter                         Conditions                                   Min2  Typ         Max2        Unit
   2.5 GHz7                       Nominal conditions                           48
      �3 dB Dynamic Range                                                      16    66          25          dB
         Range Center             2.7 V  VS  5.5 V, �40�C  T  +85�C            �111  �34         �72         dBm
      �1 dB Dynamic Range                                                      47    46                      dB
      Slope                       PIN =�10 dBm                                 14.5  20          25          mV/dB
      Intercept                   Nominal conditions                           �128  �92         �56         dBm

      �3 dB Dynamic Range         f = 900 MHz                                  0     68                      dB
         Range Center             VSET to VOUT8                                      �34.5                   dBm
                                  VSET to VOUT8                                2.7   46                      dB
      �1 dB Dynamic Range         f = 900 MHz                                        20                      mV/dB
      Slope                                                                          �92                     dBm
      Intercept                   Open-loop                                          �0.040                  dB/�C
      Temperature Sensitivity     Open-loop
   3.5 GHz5                       PIN = �60 dBm, fSPOT = 100 Hz                      43                      dB
      �3 dB Dynamic Range         PIN = �60 dBm, fSPOT = 10 MHz                      35                      dB
      �1 dB Dynamic Range         PIN = �60 dBm to �57 dBm, 10% to 90%               24                      mV/dB
      Slope                       PIN = No signal to 0 dBm; settled to 0.5 dB        �65                     dBm
      Intercept
CONTROL MODE                      Time delay following high to low transition        23                      V/dB
   Controller Sensitivity         until device meets full specifications.            84                      dB
   Low Frequency Gain             PWDN = 0 V                                         700                     Hz
   Open-Loop Corner Frequency     PWDN = VS                                          2.5                     V/�s
   Open-Loop Slew Rate                                                               150                     ns
   VSET Delay Time                4.5 V VS  5.5 V, �40�C  T  +85�C
VOUT INTERFACE                    2.7 V VS  3.3 V, �40�C  T  +85�C                   400                     �A
   Current Drive Capability       4.5 V VS  5.5 V, �40�C  T  +85�C                                           mA
      Source Current              2.7 V VS  3.3 V, �40�C  T  +85�C                   10                      mV
      Sink Current                                                                                           V
   Minimum Output Voltage                                                            50                      �V/Hz
   Maximum Output Voltage                                                                                    �V/Hz
   Output Noise Spectral Density                                                     VPOS � 0.1              ns
                                                                                                             ns
   Small Signal Response Time                                                        2.0
   Large Signal Response Time                                                                                V
VSET INTERFACE                                                                       1.3                     k||pF
   Input Voltage Range
   Input Impedance                                                                   40          60                                                                                                                4
POWER-DOWN INTERFACE
PWDN Threshold                                                                       110         160         V
   Power-Up Response Time                                                                                    �s
                                                                                                       VPOS
   PWDN Input Bias Current                                                           18||1                   �A
                                                                                                             �A
POWER SUPPLY                                                                         VPOS/2
   Operating Range                                                                   1.8                     V
   Powered-Up Current                                                                                        mA
                                                                                     5                       mA
   Powered-Down Current                                                              <1                      mA
                                                                                                             �A
                                                                                                 5.5         �A

                                                                                     13.7        15.5

                                                                                                 18.5

                                                                                                 18.5

                                                                                     50          150

                                                                                     20          50

                                  Rev. D | Page 4 of 24
                                                                                     AD8313

1 Except where otherwise noted; performance at VS = 3 V is equivalent to 5 V operation.
2 Minimum and maximum specified limits on parameters that are guaranteed but not tested are 6 sigma values.
3 Input impedance shown over frequency range in Figure 26.
4 Double vertical bars (||) denote "in parallel with."
5 Linear regression calculation for error curve taken from �40 dBm to �10 dBm for all parameters.
6 Dynamic range refers to range over which the linearity error remains within the stated bound.
7 Linear regression calculation for error curve taken from �60 dBm to �5 dBm for 3 dB dynamic range. All other regressions taken from �40 dBm to �10 dBm.
8 AC response shown in Figure 12.

                                                                                            Rev. D | Page 5 of 24
AD8313

ABSOLUTE MAXIMUM RATINGS

Table 2.                                                    Stresses above those listed under Absolute Maximum Ratings
                                                            may cause permanent damage to the device. This is a stress
Supply Voltage VS                          5.5 V            rating only; functional operation of the device at these or any
VOUT, VSET, PWDN                           0 V, VPOS        other conditions above those indicated in the operational
Input Power Differential (re: 50 , 5.5 V)  25 dBm           section of this specification is not implied. Exposure to absolute
                                                            maximum rating conditions for extended periods may affect
Input Power Single-Ended (re: 50 , 5.5 V) 19 dBm            device reliability.

Internal Power Dissipation                 200 mW
JA                                         200�C/W
Maximum Junction Temperature               125�C
Operating Temperature Range                �40�C to +85�C
Storage Temperature Range                  �65�C to +150�C

ESD CAUTION

ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 V readily accumulate on
the human body and test equipment and can discharge without detection. Although this product features
proprietary ESD protection circuitry, permanent damage may occur on devices subjected to high energy
electrostatic discharges. Therefore, proper ESD precautions are recommended to avoid performance
degradation or loss of functionality.

                                                      Rev. D | Page 6 of 24
                                                                                                            AD8313

PIN CONFIGURATIONS AND FUNCTION DESCRIPTION

                                       VPOS 1     AD8313         8 VOUT  01085-C-003
                                         INHI 2                  7 VSET
                                        INLO 3     TOP VIEW      6 COMM
                                                 (Not to Scale)  5 PWDN
                                       VPOS 4

                                       Figure 3. Pin Configuration

Table 3. Pin Function Descriptions

Pin No. Mnemonic Description

1, 4  VPOS  Positive Supply Voltage (VPOS), 2.7 V to 5.5 V.

2     INHI  Noninverting Input. This input should be ac-coupled.

3     INLO  Inverting Input. This input should be ac-coupled.

5     PWDN  Connect Pin to Ground for Normal Operating Mode. Connect this pin to the supply for power-down mode.

6     COMM  Device Common.

7     VSET  Setpoint Input for Operation in Controller Mode. To operate in RSSI mode, short VSET and VOUT.

8     VOUT  Logarithmic/Error Output.

                                                 Rev. D | Page 7 of 24
AD8313

TYPICAL PERFORMANCE CHARACTERISTICS

TA = 25�C, VS = 5 V, RL input match shown in Figure 29, unless otherwise noted.

                      2.0                                                                                                                  2.0                                                  5

                      1.8                                                                                                                  1.8                                                  4

                      1.6                                                                                                                  1.6                                                  3

                      1.4                                                                                                                  1.4                                                  2

                                                                                 100MHz                                                                                                               ERROR (dB)

          VOUT (V)    1.2                                                                      01085-C-004                                 1.2                    �40�C                         1

                      1.0  1.9GHz       2.5GHz                                                                                  VOUT (V)   1.0                    +25�C                         0

                      0.8                                                                                                                  0.8                    +85�C                         �1

                      0.6                                                                                                                  0.6                                                  �2

                      0.4  900MHz                                                                                                          0.4                                                    �3

                      0.2                                                                                                                  0.2     SLOPE AND INTERCEPT NORMALIZED AT +25�C        �4
                                                                                                                                                   AND APPLIED TO �40�C AND +85�C
                                                                                                                                                                                                  �5
                      0                                                                                                                    0                                                    10    01-85-C-007
                                                                                                                                            �70 �60 �50 �40 �30 �20 �10 0
                          �70 �60 �50 �40 �30 �20 �10 0                                  10
                                                                                                                                                                         INPUT AMPLITUDE (dBm)
                                   INPUT AMPLITUDE (dBm)

                                   Figure 4. VOUT vs. Input Amplitude                                                   Figure 7. VOUT and Log Conformance vs. Input Amplitude at 900 MHz for
                                                                                                                                                     Multiple Temperatures

                      6                                                                                                                    2.0                                                    5
                                                                                                                                                                                                  4
                                                                                                                                           1.8                                                    3
                                                                                                                                                                                                  2
                      4                                                                                                                    1.6                                                    1
                                                                                                                                                                                                  0
                           900MHz                                                                                                                   �40�C                                         �1
                                                                                                                                           1.4                                                    �2
                      2    100MHz                                                                                                                                                                 �3
                                                                                                                                                                                                  �4
          ERROR (dB)   0                                         900MHz                        01085-C-005                                 1.2                                                    �5  ERROR (dB)
                      �2 1.9GHz 2.5GHz                                                                                                              +25�C                                       10
                      �4                2.5GHz                                                                                   VOUT (V)
                                                100MHz                                                                                     1.0
                                                    1.9GHz
                                                                                                                                           0.8 +85�C

                                                                                                                                           0.6

                                                                                                                                           0.4

                                                                                                                                           0.2  SLOPE AND INTERCEPT NORMALIZED AT +25�C
                                                                                                                                                AND APPLIED TO �40�C AND +85�C

                      �6                                                         0                                                         0                                                          01085-C-008
                      �70 �60 �50 �40 �30 �20 �10                                        10                                                 �70 �60 �50 �40 �30 �20 �10 0

                                   INPUT AMPLITUDE (dBm)                                                                                                                 INPUT AMPLITUDE (dBm)

                           Figure 5. Log Conformance vs. Input Amplitude                                                Figure 8. VOUT and Log Conformance vs. Input Amplitude at 1.9 GHz for
                                                                                                                                                    Multiple Temperatures

          2.0                                                                              5                                               2.0                                                    5
                                                                                           4                                               1.8                                                    4
          1.8                                                                              3                                               1.6                                                    3
                                                                                           2                                               1.4                                                    2
          1.6                                                                              1                                               1.2             �40�C                                  1
                                                                                           0                                               1.0                                                    0
          1.4                                                                              �1                                              0.8                                                    �1
                                                                                           �2                                              0.6                                                    �2
          1.2                           �40�C                                              �3  ERROR (dB)                                  0.4                                                    �3  ERROR (dB)
                                                                                           �4                                              0.2                                                    �4
VOUT (V)                                                                  +25�C            �5                           VOUT (V)                           +25�C                                  �5
          1.0                                                                            10                                                  0                                                  10
                                                                                                                                              �70
                                                                          +85�C                                                                                   SLOPE AND INTERCEPT
          0.8                                                                                                                                                     NORMALIZED AT +25�C AND
                                                                                                                                                                  APPLIED TO �40�C AND +85�C
          0.6

          0.4                                                                                                                                              +85�C

          0.2 SLOPE AND INTERCEPT NORMALIZED AT +25�C                                                      01085-C-006                             �60 �50 �40 �30 �20 �10 0                          01085-C-009
                   AND APPLIED TO �40�C AND +85�C                                                                                                                    INPUT AMPLITUDE (dBm)

            0
             �70 �60 �50 �40 �30 �20 �10 0

                                        INPUT AMPLITUDE (dBm)

Figure 6. VOUT and Log Conformance vs. Input Amplitude at 100 MHz for                                                   Figure 9. VOUT and Log Conformance vs. Input Amplitude at 2.5 GHz for
                             Multiple Temperatures                                                                                                  Multiple Temperatures

                                                                                                           Rev. D | Page 8 of 24
               22                                                                                                                                                                           AD8313

               21                                                                                                                                            �70
                                                                                             +85�C
SLOPE (mV/dB)                                                                                             01085-C-010                                        �80
               20                                                                                                                                                                                                                                +85�C
                                                                                        +25�C                                              INTERCEPT (dBm)
                                                                                                                                                             �90
               19                                                                                                                                                                                                                       +25�C
                                                                                  �40�C
                                                                                                                                                            �100                             �40�C
               18                                                                                                                                           �110

               17                                                                                                                                                  0

               16       0              500       1000       1500                        2000        2500                                                              500              1000  1500                2000                                   2500  01085-C-013

                                                 FREQUENCY (MHz)                                                                                                                       FREQUENCY (MHz)

                        Figure 10. VOUT Slope vs. Frequency for Multiple Temperatures                                                                        Figure 13. VOUT Intercept vs. Frequency for Multiple Temperatures

                        24                                                                                                                                   �70

                        23                                                                                                                                   �75
                                               SPECIFIED OPERATING RANGE                                                                                                              SPECIFIED OPERATING RANGE

                        22                                                                                                                                   �80

SLOPE (mV/dB)           21                                                                                01085-C-011                                         �85              2.5GHz        100MHz
                                                  2.5GHz                                                                                                      �90              900MHz        1.9GHz
                                                                                                                                            INTERCEPT (dBm)   �95
                        20                                                                                                                                   �100

                                                             100MHz
                        19

                                                                           900MHz
                        18

                        17                                                         1.9GHz

                        16

                        15                                                                                                                                   �105

                        14                                                                                                                                   �110                                                                                             01085-C-014

                        2.5       3.0       3.5  4.0   4.5                         5.0     5.5      6.0                                                      2.5      3.0      3.5     4.0   4.5           5.0         5.5                              6.0

                                                 SUPPLY VOLTAGE (V)                                                                                                                    SUPPLY VOLTAGE (V)

                                  Figure 11. VOUT Slope vs. Supply Voltage                                                                                            Figure 14. VOUT Intercept vs. Supply Voltage

                        REF LEVEL = 92dB                                                                                                                     10
                                                                                                                                                                        2GHz RF INPUT
                                                                                   SCALE: 10dB/DIV

VSET TO VOUT GAIN (dB)                                                                                                                                                                            RF INPUT
                                                                                                                                                                                                  �70dBm

                                                                                                                                                                                                  �60dBm

                                                                                                          01085-C-012                                          1                                  �55dBm
                                                                                                                                                                                                  �50dBm
                                                                                                                                              �V/ Hz         0.1
                                                                                                                                                                100                               �45dBm

                                                                                                                                                                                                  �40dBm
                                                                                                                                                                                                  �35dBm
                                                                                                                                                                                                  �30dBm

                             100            1k         10k                         100k             1M                                                                     1k          10k   100k                1M                                     10M   01085-C-015

                                                 FREQUENCY (Hz)                                                                                                                        FREQUENCY (Hz)

                                  Figure 12. AC Response from VSET to VOUT                                                                                            Figure 15. VOUT Noise Spectral Density

                                                                                                          Rev. D | Page 9 of 24
AD8313                                     13.7mA                                                                                       CH. 1 AND CH. 2: 200mV/DIV  AVERAGE: 50 SAMPLES

        100.00                                                                                                              CH. 1                                                   VS = +5.5V
          10.00                                                                                                             CH. 2                                                    VS = +2.7V
SUPPLY CURRENT (mA)                                                                                              CH. 1 GND
                     1.00                                                                                        CH. 2 GND                                               PULSED RF
                     0.10                                                                                                                                                100MHz, �45dBm

                                 VPOS = +3V               VPOS = +5V

                                                                            40�A                                                                                    HORIZONTAL: 50ns/DIV         01085-C-019

                                                             20�A                      01085-C-016

                     0.01               1          2      3           4           5
                           0

                                             PWDN VOLTAGE (V)

                              Figure 16. Typical Supply Current vs. PWDN Voltage                                                   Figure 18. Response Time, No Signal to �45 dBm

                              CH. 1 AND CH. 2: 1V/DIV                 CH. 3: 5V/DIV                                                CH. 1 & CH. 2: 500mV/DIV         AVERAGE: 50 SAMPLES

CH. 1 GND                                                               VOUT @                                              CH. 1                                                    VS = +5.5V
                                                                      VS = +5.5V                                                                                                     VS = +2.7V
CH. 2 GND                                                                                                                   CH. 2
                                                                        VOUT @                                   CH. 1 GND                                                 PULSED RF
CH. 3 GND                                                             VS = +2.7V                                                                                           100MHz, 0dBm
                   HORIZONTAL: 1�s/DIV                                                                           CH. 2 GND
                                                                        PWDN

                                                                                       01085-C-017                                                                  HORIZONTAL: 50ns/DIV         01085-C-020

                                 Figure 17. PWDN Response Time                                                                     Figure 19. Response Time, No Signal to 0 dBm

________________________________________________________________________________________________________________________________

HP8648B 10MHz REF OUTPUT                                  EXT TRIG    HP8112A     OUT                               HP8648B        10MHz REF OUTPUT          EXT TRIG                  TRIG
SIGNAL                                                                 PULSE                                         SIGNAL        PULSE MODE IN                      OUT              OUT
                                                                                                                 GENERATOR                                                    HP8112A
GENERATOR                                                             GENERATOR                                       PULSE                                                    PULSE
             RF OUT                                                                                              MODULATION
                                 PIN = 0dBm                                                                           MODE                                                 GENERATOR

                            10             1 VPOS VOUT 8  TEK P6205         TEK                                        RF OUT
                     +VS                                  FET PROBE      TDS784C
                     0.01�F      0.1�F       AD8313                       SCOPE TRIG

                         0.01�F            2 INHI VSET 7                                                         RF         �6dB

                                 54.9                     0603 SIZE SURFACE                                      SPLITTER
                                                          MOUNT COMPONENTS ON
                                           3 INLO COMM 6  A LOW LEAKAGE PC BOARD                                 �6dB       10                                      TEK P6205     TEK
                                                                                                                                                                    FET PROBE  TDS784C
                                                                                                                       +VS                1 VPOS VOUT 8                         SCOPE TRIG

                            10                                                                      01085-C-018        0.01�F      0.1�F  AD8313
                     +VS
                                           4 VPOS PWDN 5                                                                                  2 INHI VSET 7
                                 0.1�F

                                                                                                                       0.01�F      54.9                             0603 SIZE SURFACE
                                                                                                                                                                    MOUNT COMPONENTS ON
                              Figure 20. Test Setup for PWDN Response Time                                                                3 INLO COMM 6             A LOW LEAKAGE PC BOARD

                                                                                                                              10             4 VPOS PWDN 5                                                    01085-C-021
                                                                                                                       +VS         0.1�F

                                                                                                                             Figure 21. Test Setup for RSSI Mode Pulse Response

                                                                                       Rev. D | Page 10 of 24
                                                                                                                                              AD8313

CIRCUIT DESCRIPTION                                                 separated by 8 dB, the overall dynamic range is about 72 dB
                                                                    (Figure 23). The upper end of this range is determined by the
The AD8313 is an 8-stage logarithmic amplifier, specifically        capacity of the first detector cell, and occurs at approximately
designed for use in RF measurement and power amplifier              0 dBm. The practical dynamic range is over 70 dB to the �3 dB
control applications at frequencies up to 2.5 GHz. A block          error points. However, some erosion of this range can occur at
diagram is shown in Figure 22. For a detailed description of        temperature and frequency extremes. Useful operation to over
log amp theory and design principles, refer to the AD8307           3 GHz is possible, and the AD8313 remains serviceable at
data sheet.                                                         10 MHz, needing only a small amount of additional ripple
                                                                    filtering.
               NINE DETECTOR CELLS

          +             +  +        +        + IV  8 VOUT

VPOS 1                                       CINT                                                  2.0                                        5

  INHI 2  8dB  8dB         8dB      8dB LP VI                                                      1.8                       SLOPE = 18mV/dB  4
INLO 3
                                                   7 VSET                                          1.6                                        3
                                                   6 COMM
          EIGHT 8dB 3.5GHz AMPLIFIER STAGES

                                                                                                   1.4                                        2

          AD8313                       INTERCEPT              01085-C-001                          1.2                                        1   ERROR (dB)
                                        CONTROL
                                                                                         VOUT (V)
VPOS 4                      BAND GAP                                                               1.0                                        0
                           REFERENCE
                 SLOPE                       GAIN  5 PWDN                                          0.8                                        �1
               CONTROL                       BIAS

                                                                                                   0.6                                        �2

                               Figure 22. Block Diagram                                            0.4                                        �3

A fully differential design is used. Inputs INHI and INLO                                               INTERCEPT = �100dBm
(Pins 2 and 3) are internally biased to approximately 0.75 V
below the supply voltage, and present a low frequency impedance                                    0.2                                        �4
of nominally 900  in parallel with 1.1 pF. The noise spectral
density referred to the input is 0.6 nV/Hz, equivalent to a                                        0                                          �5  01085-c-023
voltage of 35 V rms in a 3.5 GHz bandwidth, or a noise power of                                    �90 �80 �70 �60 �50 �40 �30 �20 �10 0
-76 dBm re: 50 . This sets the lower limit to the dynamic range;
the Applications section shows how to increase the sensitivity                                          INPUT AMPLITUDE (dBm)
by using a matching network or input transformer. However, the
low end accuracy of the AD8313 is enhanced by specially shaping     Figure 23. Typical RSSI Response and Error vs. Input Power at 1.9 GHz
the demodulation transfer characteristic to partially compensate
for errors due to internal noise.                                   The fluctuating current output generated by the detector cells,
                                                                    with a fundamental component at twice the signal frequency, is
Each of the eight cascaded stages has a nominal voltage gain of     filtered first by a low-pass section inside each cell, and then by
8 dB and a bandwidth of 3.5 GHz. Each stage is supported by         the output stage. The output stage converts these currents to a
precision biasing cells that determine this gain and stabilize it   voltage, VOUT, at VOUT (Pin 8), which can swing rail-to-rail. The
against supply and temperature variations. Since these stages are   filter exhibits a 2-pole response with a corner at approximately
direct-coupled and the dc gain is high, an offset compensation      12 MHz and full-scale rise time (10% to 90%) of 40 ns. The
loop is included. The first four stages and the biasing system are  residual output ripple at an input frequency of 100 MHz has an
powered from Pin 4, while the later stages and the output inter-    amplitude of under 1 mV. The output can drive a small resistive
faces are powered from Pin 1. The biasing is controlled by a logic  load; it can source currents of up to 400 �A, and sink up to
interface PWDN (Pin 5); this is grounded for normal operation,      10 mA. The output is stable with any capacitive load, though
but may be taken high (to VS) to disable the chip. The threshold    settling time could be impaired. The low frequency incremental
is at VPOS/2 and the biasing functions are enabled and disabled     output impedance is approximately 0.2 .
within 1.8 �s.
                                                                    In addition to its use as an RF power measurement device (that
Each amplifier stage has a detector cell associated with its        is, as a logarithmic amplifier), the AD8313 may also be used in
output. These nonlinear cells perform an absolute value (full-      controller applications by breaking the feedback path from
wave rectification) function on the differential voltages along     VOUT to VSET (Pin 7), which determines the slope of the
this backbone in a transconductance fashion; their outputs are      output (nominally 18 mV/dB). This pin becomes the setpoint
in current-mode form and are thus easily summed. A ninth            input in controller modes. In this mode, the voltage VOUT
detector cell is added at the input of the AD8313. Since the        remains close to ground (typically under 50 mV) until the
midrange response of each of these nine detector stages is          decibel equivalent of the voltage VSET is reached at the input,
                                                                    when VOUT makes a rapid transition to a voltage close to VPOS
                                                                    (see the Operating in Controller Mode section). The logarithmic
                                                                    intercept is nominally positioned at -100 dBm (re: 50 ); this is
                                                                    effective in both the log amp mode and the controller mode.

                                                              Rev. D | Page 11 of 24
AD8313                                                           With Pins 7 and 8 disconnected (controller mode), the output
                                                                 can be stated as
With Pins 7 and 8 connected (log amp mode), the output can be
stated as                                                              VOUT  VS when VSLOPE log (PIN / 100) > VSET

      VOUT = VSLOPE (PIN + 100 dBm)                                    VOUT  0 when VSLOPE log (PIN / 100) < VSET

where PIN is the input power stated in dBm when the source is    when the input is stated in terms of the power of a sinusoidal
directly terminated in 50 . However, the input impedance of      signal across a net termination impedance of 50 . The transition
the AD8313 is much higher than 50 , and the sensitivity of this  zone between high and low states is very narrow since the output
device may be increased by about 12 dB by using some type of     stage behaves essentially as a fast integrator. The above equations
matching network (see below), which adds a voltage gain and      can be restated as
lowers the intercept by the same amount. Dependence on the ref-
erence impedance can be avoided by restating the expression as         VOUT  VS when VSLOPE log (VIN / 2.2 �V) > VSET

      VOUT = 20 �VSLOPE � log � (VIN / 2.2 �V)                         VOUT  0 when VSLOPE log (VIN / 2.2 �V) < VSET

where VIN is the rms value of a sinusoidal input appearing       Another use of the separate VOUT and VSET pins is in raising
across Pins 2 and 3; here, 2.2 �V corresponds to the intercept,  the load-driving current capability by including an external
expressed in voltage terms. For detailed information on the      NPN emitter follower. More complete information about usage
effect of signal waveform and metrics on the intercept           in these modes is provided in the Applications section.
positioning for a log amp, refer to the AD8307 data sheet.

Rev. D | Page 12 of 24
                                                                                                                                                          AD8313

INTERFACES

This section describes the signal and control interfaces and                                For high frequency use, Figure 26 shows the input impedance
their behavior. On-chip resistances and capacitances exhibit                                plotted on a Smith chart. This measured result of a typical
variations of up to �20%. These resistances are sometimes                                   device includes a 191 mil 50  trace and a 680 pF capacitor to
temperature-dependent, and the capacitances may be voltage-                                 ground from the INLO pin.
dependent.

POWER-DOWN INTERFACE, PWDN                                                                             Frequency R + j X                                100MHz
                                                                                                           100MHz 650 � j 400
The power-down threshold is accurately centered at the                                                     900MHz 55 � j 135
midpoint of the supply as shown in Figure 24. If Pin 5 is left                                              1.9GHz 22 � j 65
unconnected or tied to the supply voltage (recommended), the                                                2.5GHz 23 � j 43
bias enable current is shut off, and the current drawn from the
supply is predominately through a nominal 300 k chain                                                                         AD8313 MEASURED
(20 �A at 3 V). When grounded, the bias system is turned on.
The threshold level is accurately at VPOS/2. When operating in                                                                                 900MHz
the device ON state, the input bias current at the PWDN pin is
approximately 5 �A for VPOS = 3 V.                                                                                 2.5GHz

                                                                                                                                 1.9GHz              900          1.1pF  01085-C-026

VPOS 4                                                                                                               Figure 26. Typical Input Impedance

                                         50k  150k                                          LOGARITHMIC/ERROR OUTPUT, VOUT

                  75k                         TO BIAS                                       The rail-to-rail output interface is shown in Figure 27. VOUT can
PWDN 5                                        ENABLE                                        run from within about 50 mV of ground, to within about 100 mV
                                                                                            of the supply voltage, and is short-circuit safe to either supply.
                                              150k                01085-C-024               However, the sourcing load current, ISOURCE, is limited to that
                                                                                            which is provided by the PNP transistor, typically 400 �A.
COMM 6                                                                                      Larger load currents can be provided by adding an external NPN
                                                                                            transistor (see the Applications section). The dc open-loop gain
                    Figure 24. Power-Down Threshold Circuitry                               of this amplifier is high, and it may be regarded as an integrator
                                                                                            having a capacitance of 2 pF (CINT) driven by the current-mode
SIGNAL INPUTS, INHI, INLO                                                                   signal generated by the summed outputs of the nine detector
                                                                                            stages, which is scaled approximately 4.0 �A/dB.
The simplest low frequency ac model for this interface consists
of just a 900  resistance, RIN, in shunt with a 1.1 pF input cap-                                                                                       1 VPOS
acitance, CIN, connected across INHI and INLO. Figure 25 shows
these distributed in the context of a more complete schematic.                                                             BIAS                ISOURCE
The input bias voltage shown is for the enabled chip; when                                                                                     400�A
disabled, it rises by a few hundred millivolts. If the input is                                   FROM             gm STAGE
coupled via capacitors, this change may cause a low level signal                            SETPOINT                                                       VOUT
transient to be introduced, having a time constant formed by                                                                                            8
these capacitors and RIN. For this reason, large coupling capacitors                           SUMMED                            CINT
should be well matched. This is not necessary when using the                                DETECTOR
small capacitors found in many impedance transforming                                                   LP
networks used at high frequencies.
                                                                                            OUTPUTS                                            10mA               CL
                                                                                                               LM                              MAX
                                                                                                                                                                         01085-C-027
                                                                                                                                                        6
                                                                                                                                                            COMM

VPOS 1                       ~0.75V      125 125                  TO STAGES                                         Figure 27. Output Interface Circuitry
          0.5pF  2.5k 2.5k                               1.25k    1 TO 4
                                                                                            Thus, for midscale RF input of about 3 mV, which is some 40 dB
  INHI 2                          0.7pF                           TO 2ND                    above the minimum detector output, this current is 160 �A, and
INLO 3                                                           STAGE                     the output changes by 8 V/�s. When VOUT is connected to VSET,
                                                                                            the rise and fall times are approximately 40 ns (for RL  10 k ).
          0.5pF
VPOS 4                  1.25k                        GAIN BIAS                              The nominal slew rate is 2.5 V/�s. The HF compensation tech-
                                                         1.24V                              nique results in stable operation with a large capacitive load, CL,
                 (1ST DETECTOR)                                                             though the positive-going slew rate is then limited by ISOURCE/CL
                                        250   ~1.4mA                                        to 1 V/�s for CL = 400 pF.

                                                                      COMM     01085-C-025

                 Figure 25. Input Interface Simplified Schematic

                                                                               Rev. D | Page 13 of 24
AD8313                                                               VPOS 1                      25�A  25�A    FDBK
                                                                                                              TO O/P
SETPOINT INTERFACE, VSET                                                               R1                     STAGE
                                                                                     12k
The setpoint interface is shown in Figure 28. The voltage, VSET, is  VSET 8                                          LP
divided by a factor of 3 in a resistive attenuator of 18 k total
resistance. The signal is converted to a current by the action of                            R2                  R3      01085-C-028
the op amp and the resistor R3 (1.5 k), which balances the                                 6k                1.5k
current generated by the summed output of the nine detector
cells at the input to the previous cell. The logarithmic slope is    COMM 6
nominally 3 �s � 4.0 �A/dB � 1.5 k = 18 mV/dB.

                                                                     Figure 28. Setpoint Interface Circuitry

Rev. D | Page 14 of 24
                                                                                                                         AD8313

APPLICATIONS                                                        OPERATING IN CONTROLLER MODE

BASIC CONNECTIONS FOR LOG (RSSI) MODE                               Figure 30 shows the basic connections for operation in controller
                                                                    mode. The link between VOUT and VSET is broken and a set-
Figure 29 shows the AD8313 connected in its basic measurement       point is applied to VSET. Any difference between VSET and the
mode. A power supply between 2.7 V and 5.5 V is required. The       equivalent input power to the AD8313 drives VOUT either to the
power supply to each of the VPOS pins should be decoupled           supply rail or close to ground. If VSET is greater than the equivalent
with a 0.1 �F surface-mount ceramic capacitor and a 10  series      input power, VOUT is driven toward ground, and vice versa.
resistor.

The PWDN pin is shown as grounded. The AD8313 may be                                R1
disabled by a logic high at this pin. When disabled, the chip
current is reduced to about 20 �A from its normal value of                          10             1 VPOS VOUT 8  RPROT
13.7 mA. The logic threshold is at VPOS/2, and the enable
function occurs in about 1.8 �s. However, that additional                      +VS          0.1�F
settling time is generally needed at low input levels. While the
input in this case is terminated with a simple 50  broadband                                           AD8313
resistive match, there are many ways in which the input termi-
nation can be accomplished. These are discussed in the Input                                       2 INHI VSET 7
Coupling section.
                                                                                                   3 INLO COMM 6

                                                                                    R3

                                                                               +VS  10                                   01085-C-030

                                                                                                   4 VPOS PWDN 5

                                                                                            0.1�F

VSET is connected to VOUT to establish a feedback path that               Figure 30. Basic Connections for Operation in the Controller Mode
controls the overall scaling of the logarithmic amplifier. The
load resistance, RL, should not be lower than 5 k so that the       This mode of operation is useful in applications where the output
full-scale output of 1.75 V can be generated with the limited       power of an RF power amplifier (PA) is to be controlled by an
available current of 400 �A max.                                    analog AGC loop (Figure 31). In this mode, a setpoint voltage,
                                                                    proportional in dB to the desired output power, is applied to the
As stated in the Absolute Maximum Ratings table, an externally      VSET pin. A sample of the output power from the PA, via a
applied overvoltage on the VOUT pin, which is outside the           directional coupler or other means, is fed to the input of the
range 0 V to VPOS, is sufficient to cause permanent damage to       AD8313.
the device. If overvoltages are expected on the VOUT pin, a
series resistor, RPROT, should be included as shown. A 500          ENVELOPE OF
resistor is sufficient to protect against overvoltage up to �5 V;   TRANSMITTED
1000  should be used if an overvoltage of up to �15 V is            SIGNAL
expected. Since the output stage is meant to drive loads of no
more than 400 A, this resistor does not impact device perform-                                  POWER
ance for higher impedance drive applications (higher output                                 AMPLIFIER
current applications are discussed in the Increasing Output
Current section).                                                                                      RF IN

                                                                               DIRECTIONAL
                                                                               COUPLER

                                                                                               AD8313                SETPOINT
                                                                                                                  CONTROL DAC
                                                                                                           VOUT
                                                                                            RFIN

                                                                                                           VSET

             R1         1 VPOS VOUT 8  RPROT                                                                                          01085-C-031
            10
+VS              0.1�F      AD8313            RL = 1M                                     Figure 31. Setpoint Controller Operation
     680pF
                        2 INHI VSET 7                               VOUT is applied to the gain control terminal of the power
     680pF                                                          amplifier. The gain control transfer function of the power
                 53.6                                               amplifier should be an inverse relationship, that is, increasing
             R2                                                     voltage decreases gain.
            10          3 INLO COMM 6
+VS                                                                 A positive input step on VSET (indicating a demand for increased
                        4 VPOS PWDN 5                  01085-C-029  power from the PA) drives VOUT toward ground. This should be
                                                                    arranged to increase the gain of the PA. The loop settles when
                 0.1�F                                              VOUT settles to a voltage that sets the input power to the AD8313
                                                                    to the dB equivalent of VSET.
Figure 29. Basic Connections for Log (RSSI) Mode

                                                       Rev. D | Page 15 of 24
AD8313

INPUT COUPLING                                                                                3

The signal can be coupled to the AD8313 in a variety of ways.                                                            BALANCED
In all cases, there must not be a dc path from the input pins to                              2
ground. Some of the possibilities include dual-input coupling
capacitors, a flux-linked transformer, a printed circuit balun,        ERROR (dB)              1             TERMINATED
direct drive from a directional coupler, or a narrow-band                                           MATCHED    DR = 66dB
impedance matching network.
                                                                                               0                          BALANCED
Figure 32 shows a simple broadband resistive match. A                                                                      DR = 71dB
termination resistor of 53.6  combines with the internal input                                �1
impedance of the AD8313 to give an overall resistive input
impedance of approximately 50 . It is preferable to place the                                 �2                                      MATCHED
termination resistor directly across the input pins, INHI to                                                                          DR = 69dB
INLO, where it lowers the possible deleterious effects of dc
offset voltages on the low end of the dynamic range. At low                                   �3                                                               01085-C-033
frequencies, this may not be quite as beneficial, since it requires                             �90 �80 �70 �60 �50 �40 �30 �20 �10 0 10
larger coupling capacitors. The two 680 pF input coupling                                                                    INPUT AMPLITUDE (dBm)
capacitors set the high-pass corner frequency of the network at
9.4 MHz.                                                                                      Figure 33. Comparison of Terminated, Matched, and Balanced
                                                                                                                      Input Drive at 900 MHz

50 SOURCE              C1           AD8313                                                     3
               50    680pF                                                                                               TERMINATED
                                      CIN RIN                                                                            DR = 75dB
                       C2   RMATCH             01085-C-032                                                                                         TERMINATED
                     680pF  53.6                                                               2
                                                                                  ERROR (dB)                                          MATCHED
                                                                                                                             MATCHED  DR = 73dB
                                                                                               1
          Figure 32. A Simple Broadband Resistive Input Termination
                                                                                               0
The high-pass corner frequency can be set higher according to                                       BALANCED
the equation
                                                                                              �1

                                                                                              �2                                      BALANCED
                                                                                                                                      DR = 75dB

f3 dB   =         1                                                             �3                                                                             01085-C-034
               �C                                                                 �90 �80 �70 �60 �50 �40 �30 �20 �10 0 10
           2�        � 50                                                                                       INPUT AMPLITUDE (dBm)

where:                                                                       Figure 34. Comparison of Terminated, Matched, and Balanced
                                                                                                      Input Drive at 1.9 GHz
C = C1 � C2
     C1 � C2                                                         NARROW-BAND LC MATCHING EXAMPLE
                                                                     AT 100 MHz
In high frequency applications, the use of a transformer, balun,
or matching network is advantageous. The impedance matching          While numerous software programs provide an easy way to
characteristics of these networks provide what is essentially a      calculate the values of matching components, a clear under-
gain stage before the AD8313 that increases the device sensitivity.  standing of the calculations involved is valuable. A low frequency
This gain effect is explored in the following matching example.      (100 MHz) value has been used for this example because of the
                                                                     deleterious board effects at higher frequencies. RF layout
Figure 33 and Figure 34 show device performance under these          simulation software is useful when board design at higher
three input conditions at 900 MHz and 1.9 GHz.                       frequencies is required.

While the 900 MHz case clearly shows the effect of input             A narrow-band LC match can be implemented either as a
matching by realigning the intercept as expected, little             series-inductance/shunt-capacitance or as a series-capacitance/
improvement is seen at 1.9 GHz. Clearly, if no improvement           shunt-inductance. However, the concurrent requirement that
in sensitivity is required, a simple 50  termination may be          the AD8313 inputs, INHI and INLO, be ac-coupled, makes a
the best choice for a given design based on ease of use and          series-capacitance/shunt-inductance type match more
cost of components.                                                  appropriate (Figure 35).

                                               Rev. D | Page 16 of 24
                                                                                                                                        AD8313

50 SOURCE                                         AD8313                    Solving for L1 gives
               50
                          C1                        CIN RIN
                                        LMATCH                                                      L1 = RS RIN = 337.6 nH
                                                               01085-C-035                                  2f0
                          C2

                      Figure 35. Narrow-Band Reactive Match                 Because L1 and L2 are parallel, they can be combined to give the
                                                                            final value for LMATCH, that is,
Typically, the AD8313 needs to be matched to 50 . The input
impedance of the AD8313 at 100 MHz can be read from the                                             L MATCH  =  L1 � L2  = 294 nH
Smith chart (Figure 26) and corresponds to a resistive input                                                    L1 + L2
impedance of 900  in parallel with a capacitance of 1.1 pF.
                                                                            C1 and C2 can be chosen in a number of ways. First, C2 can be
To make the matching process simpler, the AD8313 input cap-                 set to a large value, for example, 1000 pF, so that it appears as an
acitance, CIN, can be temporarily removed from the calculation              RF short. C1 would then be set equal to the calculated value of
by adding a virtual shunt inductor (L2), which resonates away               CMATCH. Alternatively, C1 and C2 can each be set to twice CMATCH
CIN (Figure 36). This inductor is factored back into the calculation        so that the total series capacitance is equal to CMATCH. By making
later. This allows the main calculation to be based on a simple             C1 and C2 slightly unequal (that is, select C2 to be about 10%
resistive-to-resistive match, that is, 50  to 900 .                         less than C1) but keeping their series value the same, the ampli-
                                                                            tude of the signals on INHI and INLO can be equalized so that
The resonant frequency is defined by the equation                           the AD8313 is driven in a more balanced manner. Any of the
                                                                            options detailed above can be used provided that the combined
=              1                                                            series value of C1 and C2, that is, C1 � C2/(C1 + C2) is equal to
                                                                            CMATCH.
            L2 � CIN
                                                                            In all cases, the values of CMATCH and LMATCH must be chosen
therefore,                                                                  from standard values. At this point, these values need now be
                                                                            installed on the board and measured for performance at
L2 = 1 = 2.3 �H                                                             100 MHz. Because of board and layout parasitics, the component
      2 CIN                                                                 values from the preceding example had to be tuned to the final
                                                                            values of CMATCH = 8.9 pF and LMATCH = 270 nH as shown in
50 SOURCE                 C1                      AD8313                    Table 4.
               50
                                     L1                                     Assuming a lossless matching network and noting conservation
                          C2                  L2      CIN RIN               of power, the impedance transformation from RS to RIN (50  to
                                                                            900 ) has an associated voltage gain given by
                                                               01085-C-036
                                 (C1  �  C2)
                      CMATCH  =  (C1  +  C2)  TEMPORARY
                                              INDUCTANCE
                      LMATCH  =  (C1  �  C2)                                                        Gain dB= 20 � log    RIN = 12.6 dB
                                 (C1  +  C2)                                                                             RS

                   Figure 36. Input Matching Example

With CIN and L2 temporarily out of the picture, the focus is now            Because the AD8313 input responds to voltage and not to true
on matching a 50  source resistance to a (purely resistive) load            power, the voltage gain of the matching network increases the
of 900  and calculating values for CMATCH and L1. When                      effective input low-end power sensitivity by this amount. Thus,
                                                                            in this case, the dynamic range is shifted downward, that is, the
RS RIN      =     L1                                                        12.6 dB voltage gain shifts the 0 dBm to -65 dBm input range
               CMATCH                                                       downward to -12.6 dBm to -77.6 dBm. However, because of
                                                                            network losses, this gain is not be fully realized in practice.
the input looks purely resistive at a frequency given by                    Refer to Figure 33 and Figure 34 for an example of practical
                                                                            attainable voltage gains.

f0 = 2             1          = 100 MHz                                     Table 4 shows recommended values for the inductor and cap-
               L1 � CMATCH                                                  acitors in Figure 35 for some selected RF frequencies in addition
                                                                            to the associated theoretical voltage gain. These values for a
Solving for CMATCH gives                                                    reactive match are optimal for the board layout detailed as
                                                                            Figure 45.
C MATCH =            1 � 1 = 7.5 pF
                   RS RIN 2f0

                                                                            Rev. D | Page 17 of 24
AD8313

As previously discussed, a modification of the board layout                                                                                                                                 R1
produces networks that may not perform as specified. At 2.5 GHz,
a shunt inductor is sufficient to achieve proper matching. Con-                                                                                                     +VS                     10               1 VPOS VOUT 8                                          18�30mV/dB
sequently, C1 and C2 are set sufficiently high that they appear as
RF shorts.                                                                                                                                                                                            0.1�F  AD8313

                                                                                                                                                                                                             2 INHI VSET 7

                                                                                                                                                                                                                              R2

                                                                                                                                                                                                                                                         10k
                                                                                                                                                                                                                      3 INLO COMM 6
                                                                                                                                                                                            R3

Table 4. Recommended Values for C1, C2, and                                                                                                                         +VS                     10                                                                                   01085-C-038

                                                                                                                                                                                                             4 VPOS PWDN 5

LMATCH in Figure 35                                                                                                                                                                                   0.1�F

Freq. CMATCH         C1   C2              LMATCH  Voltage                                                                                                                                    Figure 38. Adjusting the Log Slope
(MHz) (pF)                                        Gain(dB)
                     (pF) (pF) (nH)               12.6                                                                                                              As stated, the unadjusted log slope varies with frequency from
                                                                                                                                                                    17 mV/dB to 20 mV/dB, as shown in Figure 10. By placing a
100 8.9              22   15              270     9.0                                                                                                               resistor between VOUT and VSET, the slope can be adjusted to
                                                                                                                                                                    a convenient 20 mV/dB as shown in Figure 39.
                          1000 270                6.2

900 1.5              3    3               8.2     3.2

                     1.5  1000 8.2

1900 1.5             3    3               2.2                                                                                                                       Table 5 shows the recommended values for this resistor, REXT.
                                                                                                                                                                    Also shown are values for REXT, which increase the slope to
                     1.5  1000 2.2                                                                                                                                  approximately 50 mV/dB. The corresponding voltage swings
                                                                                                                                                                    for a -65 dBm to 0 dBm input range are also shown in Table 6.
2500 Large           390 390 2.2

Figure 37 shows the voltage response of the 100 MHz matching                                                                                                                                      R1
network. Note the high attenuation at lower frequencies typical
of a high-pass network.                                                                                                                                             +VS                           10         1 VPOS VOUT 8                                          20mV/dB

             15                                                                                                                                                                                       0.1�F  AD8313                                           REXT

                                                                                                                                                                                                             2 INHI VSET 7

                                                                                                                                                                                                             3 INLO COMM 6

                                                                                                                                                                                                  R3

                                                                                                                                                                    +VS                           10                                                                01085-C-039

10                                                                                                                                                                                                           4 VPOS PWDN 5

VOLTAGE GAIN (dB)                                                                                                                                                                                     0.1�F

                                                                                                                                                       01085-C-037                                Figure 39. Adjusting the Log Slope to a Fixed Value

5

                                                                                                                                                                    Table 5. Values for REXT in Figure 39

0                                                                                                                                                                   Frequency                         REXT   Slope            VOUT Swing for Pin
                                                                                                                                                                    MHz                               kV     mV/dB            -65 dBm to 0 dBm � V
�5                        100                     200                                                                                                               100                               0.953  20               0.44 to 1.74
  50                                                                                                                                                                900                               2.00   20               0.58 to 1.88
                                                                                                                                                                    1900                              2.55   20               0.70 to 2.00
                         FREQUENCY (MHz)                                                                                                                            2500                              0      20               0.54 to 1.84
                                                                                                                                                                    100                               29.4   50               1.10 to 4.35
Figure 37. Voltage Response of 100 MHz Narrow-Band Matching Network                                                                                                 900                               32.4   50.4             1.46 to 4.74
                                                                                                                                                                    1900                              33.2   49.8             1.74 to 4.98
ADJUSTING THE LOG SLOPE                                                                                                                                             2500                              26.7   49.7             1.34 to 4.57

Figure 38 shows how the log slope can be adjusted to an exact                                                                                                       The value for REXT is calculated by
value. The idea is simple: the output at the VOUT pin is attenu-
ated by the variable resistor R2 working against the internal 18 k                                                                                                                          REXT  =   (New Slope - Original   Slope) �18 k
of input resistance at the VSET pin. When R2 is 0, the attenu-
ation it introduces is 0, and thus the slope is the basic 18 mV/dB.                                                                                                                                           Original Slope
Note that this value varies with frequency, (Figure 10). When R2
is set to its maximum value of 10 k, the attenuation from                                                                                                           The value for the Original Slope, at a particular frequency, can
VOUT to VSET is the ratio 18/(18 + 10), and the slope is raised                                                                                                     be read from Figure 10. The resulting output swing is calculated
to (28/18) � 18 mV, or 28 mV/dB. At about the midpoint, the                                                                                                         by simply inserting the New Slope value and the intercept at that
nominal scale is 23 mV/dB. Thus, a 70 dB input range changes                                                                                                        frequency (Figure 10 and Figure 13) into the general equation
the output by 70 � 23 mV, or 1.6 V.                                                                                                                                 for the AD8313's output voltage:

                                                                                                                                                                                            VOUT = Slope(PIN - Intercept)

                                                                                                                                                                    Rev. D | Page 18 of 24
                                                                                                                                                          AD8313

INCREASING OUTPUT CURRENT                                                                               EFFECT OF WAVEFORM TYPE ON INTERCEPT

To drive a more substantial load, either a pull-up resistor or an                                       Although specified for input levels in dBm (dB relative to
emitter-follower can be used.                                                                           1 mW), the AD8313 responds to voltage and not to power. A
                                                                                                        direct consequence of this characteristic is that input signals of
In Figure 40, a 1 k pull-up resistor is added at the output,                                            equal rms power but differing crest factors produce different
which provides the load current necessary to drive a 1 k load                                           results at the log amp's output.
to 1.7 V for VS = 2.7 V. The pull-up resistor slightly lowers the
intercept and the slope. As a result, the transfer function of the                                      Different signal waveforms vary the effective value of the log
AD8313 is shifted upward (intercept shifts downward).                                                   amp's intercept upward or downward. Graphically, this looks
                                                                                                        like a vertical shift in the log amp's transfer function. The
                                +VS                                                                     device's logarithmic slope, however, is in principle not affected.
                                                                                                        For example, if the AD8313 is being fed alternately from a
          R1                                                         1k                                 continuous wave and from a single CDMA channel of the same
                                                                                                        rms power, the AD8313 output voltage differs by the equivalent
     +VS  10            1 VPOS VOUT 8                                20mV/dB                            of 3.55 dB (64 mV) over the complete dynamic range of the
                                                                             RL = 1k                    device (the output for a CDMA input being lower).
                 0.1�F  AD8313

                        2 INHI VSET 7

                                    3 INLO COMM 6
          R3

     +VS  10                                                                  01085-C-040

                        4 VPOS PWDN 5

                 0.1�F                                                                                  Table 6 shows the correction factors that should be applied to
                                                                                                        measure the rms signal strength of a various signal types. A
     Figure 40. Increasing AD8313 Output Current Capability                                             continuous wave input is used as a reference. To measure the
                                                                                                        rms power of a square wave, for example, the mV equivalent of
In Figure 41, an emitter-follower provides the current gain,                                            the dB value given in the table (18 mV/dB � 3.01 dB) should be
when a 100  load can readily be driven to full-scale output.                                            subtracted from the output voltage of the AD8313.
While a high � transistor such as the BC848BLT1 (min � = 200)
is recommended, a 2 k pull-up resistor between VOUT and                                                 Table 6. Shift in AD8313 Output for Signals with
+VS can provide additional base current to the transistor.
                                                                                                        Differing Crest Factors

                                                                +VS   MIN = 200                         Signal Type              Correction Factor
     R1                                                              BC848BLT1                                                   (Add to Output Reading)

+VS  10          1 VPOS VOUT 8                                                         OUTPUT

          0.1�F         AD8313 13k                                                                      CW Sine Wave             0 dB

                 2 INHI VSET 7                                           RL                             Square Wave or DC        -3.01 dB
                                                                         100
                                    10k                                                                 Triangular Wave          +0.9 dB

                 3 INLO COMM 6                                                                          GSM Channel (All Time Slots On) +0.55 dB

     R3

+VS  10                                                                                    01085-C-041  CDMA Channel             +3.55 dB

          0.1�F  4 VPOS PWDN 5

                                                                                                        PDC Channel (All Time Slots On) +0.58 dB

                Figure 41. Output Current Drive Boost Connection                                        Gaussian Noise           +2.51 dB

In addition to providing current gain, the resistor/potentiometer
combination between VSET and the emitter of the transistor
increases the log slope to as much as 45 mV/dB, at maximum
resistance. This gives an output voltage of 4 V for a 0 dBm input.
If no increase in the log slope is required, VSET can be connected
directly to the emitter of the transistor.

                                                                                           Rev. D | Page 19 of 24
AD8313

EVALUATION BOARD                                                   The evaluation board comes with the AD8313 configured to
                                                                   operate in RSSI/measurement mode. This mode is set by the
SCHEMATIC AND LAYOUT                                               0  resistor (R11), which shorts the VOUT and VSET pins to
                                                                   each other. When using the AD8009, the AD8313 logarithmic
Figure 44 shows the schematic of the AD8313 evaluation board.      output appears on the SMA connector labeled VOUT. Using
Note that uninstalled components are indicated as open. This       only the AD8313, the log output can be measured at TP1 or the
board contains the AD8313 as well as the AD8009 current-           SMA connector labeled VSET.
feedback operational amplifier.
                                                                   USING THE AD8009 OPERATIONAL AMPLIFIER
This is a 4-layer board (top and bottom signal layers, ground,
and power). The top layer silkscreen and layout are shown in       The AD8313 can supply only 400 �A at VOUT. It is also sensitive
Figure 42 and Figure 43. A detailed drawing of the recommended     to capacitive loading, which can cause inaccurate measurements,
PCB footprint for the MSOP package and the pads for the            especially in applications where the AD8313 is used to measure
matching components are shown in Figure 45.                        the envelope of RF bursts.

The vacant portions of the signal and power layers are filled out  The AD8009 alleviates both of these issues. It is an ultrahigh
with ground plane for general noise suppression. To ensure a low   speed current feedback amplifier capable of delivering over
impedance connection between the planes, there are multiple        175 mA of load current, with a slew rate of 5,500 V/�s, which
through-hole connections to the RF ground plane. While the         results in a rise time of 545 ps, making it ideal as a pulse amplifier.
ground planes on the power and signal planes are used as
general-purpose ground returns, any RF grounds related to the      The AD8009 is configured as a buffer amplifier with a gain of 1.
input matching network (for example, C2) are returned directly     Other gain options can be implemented by installing the appro-
to the RF internal ground plane.                                   priate resistors at R10 and R12.

GENERAL OPERATION                                                  Various output filtering and loading options are available using
                                                                   R5, R6, and C6. Note that some capacitive loads may cause the
The AD8313 should be powered by a single supply in the range       AD8009 to become unstable. It is recommended that a 42.2
of 2.7 V to 5.5 V. The power supply to each AD8313 VPOS pin is     resistor be installed at R5 when driving a capacitive load. More
decoupled by a 10  resistor and a 0.1 �F capacitor. The AD8009     details can be found in the AD8009 data sheet.
can run on either single or dual supplies, +5 V to �6 V. Both the
positive and negative supply traces are decoupled using a 0.1 �F   VARYING THE LOGARITHMIC SLOPE
capacitor. Pads are provided for a series resistor or inductor to
provide additional supply filtering.                               The slope of the AD8313 can be increased from its nominal
                                                                   value of 18 mV/dB to a maximum of 40 mV/dB by removing
The two signal inputs are ac-coupled using 680 pF high quality     R11, the 0  resistor, which shorts VSET to VOUT. VSET and
RF capacitors (C1, C2). A 53.6  resistor across the differential   VOUT are now connected through the 20 k potentiometer.
signal inputs (INHI, INLO) combines with the internal 900          The AD8009 must be configured for a gain of 1 to accurately
input impedance to give a broadband input impedance of 50.6 .      vary the slope of the AD8313.
This termination is not optimal from a noise perspective due to
the Johnson noise of the 53.6  resistor. Neither does it account   OPERATING IN CONTROLLER MODE
for the AD8313's reactive input impedance nor for the decrease
over frequency of the resistive component of the input imped-      To put the AD8313 into controller mode, R7 and R11 should
ance. However, it does allow evaluation of the AD8313 over its     be removed, breaking the link between VOUT and VSET. The
complete frequency range without having to design multiple         VSET pin can then be driven externally via the SMA connector
matching networks.                                                 labeled VSET.

For optimum performance, a narrow-band match can be                RF BURST RESPONSE
implemented by replacing the 53.6  resistor (labeled L/R) with
an RF inductor and replacing the 680 pF capacitors with            The VOUT pin of the AD8313 is very sensitive to capacitive
appropriate values. The Narrow-Band LC Matching Example            loading, as a result care must be taken when measuring the
at 100 MHz section includes a table of recommended values for      device's response to RF bursts. For best possible response time
selected frequencies and explains the method of calculation.       measurements it is recommended that the AD8009 be used to
                                                                   buffer the output from the AD8313. No connection should be
Switch 1 is used to select between power-up and power-down         made to TP1, the added load will effect the response time.
modes. Connecting the PWDN pin to ground enables normal
operation of the AD8313. In the opposite position, the PWDN
pin can be driven externally (SMA connector labeled ENBL) to
either device state, or it can be allowed to float to a disabled
device state.

        Rev. D | Page 20 of 24
                                                                                               AD8313

                                   001085-C-048
                                                                                                                                                                                                                                                                                 01085-C-049

Figure 42. Layout of Signal Layer                          Figure 43. Signal Layer Silkscreen

                                   Rev. D | Page 21 of 24
AD8313

                                                                         VNEG

                                                                          C7 R4
                                                                         0.1�F 0

                                                                                 R12        R10
                                                                                 301        OPEN

                                                     Z1             TP1                           R5

                             R1                                              Z2                   0               VOUT
                            10                                                                                    EXT VSET
                      VPS1                 C3        1 VPOS VOUT 8  R11          AD8009 R7            R6    C6
                 INHI               C1     0.1�F          AD8313    0                             0   OPEN  OPEN
                 INLO            680pF
                                               L/R   2 INHI VSET 7       C5                   R8
                      VPS1          C2         53.6                                        20k
                                 680pF               3 INLO COMM 6       0.1�F R3
                                                                                   0
                                 R9
                                 0 R2                4 VPOS PWDN 5                   VPS2

                                       10                           SW1 B
                                  R2                                          A
                                 10

                                           C4                                               EXT ENABLE
                                           0.1�F
                                                                                                                  01085-C-046

                                                     Figure 44. Evaluation Board Schematic

Table 7. Evaluation Board Configuration Options

Component        Function                                                                                         Default
                                                                                                                  Not Applicable
VPS1, VPS2,      Supply Pins. VPS1 is the positive supply pin for the AD8313. VPS2 and VNEG are the
GND, VNEG        positive and negative supply pins for the AD8009. If the AD8009 is being operated                Installed
                 from a single supply, VNEG should be connected to GND. VPS1 and VPS2 are
                 independent. GND is shared by both devices.                                                      Installed
                                                                                                                  SW1 = A
Z1               AD8313 Logarithmic Amplifier. If the AD8313 is used in measurement mode, it is not
                                                                                                                  R7 = 0  (Size 0603)
                 necessary to power up the AD8009 op amp. The log output can be measured at TP1 or                R8 = installed

                 at the SMA connector labeled VSET.                                                               L/R = 53.6  (Size 0603)
                                                                                                                  C1 = C2 = 680 pF (Size 0603)
Z1               AD8009 Operational Amplifier.                                                                    R9 = 0  (Size 0603)
                                                                                                                  R10 = open (Size 0603)
SW1              Device Enable. When in Position A, the PWDN pin is connected to ground and the                   R12 = 301  (Size 0603)
R7, R8           AD8313 is in normal operating mode. In Position B, the PWDN pin is connected to an               R5 = 0  (Size 0603)
                 SMA connector labeled ENBL. A signal can be applied to this connector.                           R6 = open (Size 0603)
                                                                                                                  C6 = open (Size 0603)
                 Slope Adjust. The slope of the AD8313 can be increased from its nominal value of                 R1 = R2 = 10  (Size 0603)
                 18 mV/dB to a maximum of 40 mV/dB by removing R11, the 0  resistor, which shorts                 R3 = R4 = 0  (Size 0603)
                 VSET to VOUT, and installing a 0  resistor at R7. The 20 k potentiometer at R8 can               C3 = C4 = 0.1 �F (Size 0603)
                 then be used to change the slope.                                                                C5 = C7 = 0.1 �F (Size 0603)

L/R, C1, C2, R9  Operating in Controller Mode. To put the AD8313 into controller mode, R7 and R11
R10, R12         should be removed, breaking the link between VOUT and VSET. The VSET pin can then
                 be driven externally via the SMA connector labeled VSET.

                 Input Interface. The 52.3  resistor in position L/R, along with C1 and C2, create a
                 wideband 50  input. Alternatively, the 52.3  resistor can be replaced by an inductor
                 to form an input matching network. See Input Coupling section for more details.
                 Remove the 0  resistor at R9 for differential drive applications.

                 Op Amp Gain Adjust. The AD8009 is initially configured as a buffer; gain = 1. To increase
                 the gain of the op amp, modify the resistor values R10 and R12.

R5, R6, C6       Op Amp Output Loading/Filtering. A variety of loading and filtering options are
                 available for the AD8009. The robust output of the op amp is capable of driving low
R1, R2, R3, R4,  impedances such as 50  or 75 , configure R5 and R6 accordingly. See the AD8009
C3, C4, C5, C7   data sheet for more details.

                 Supply Decoupling.

                                                         Rev. D | Page 22 of 24
                                                                                                                                                AD8313

TRACE WIDTH      35                 48     54.4                                                                        NOT CRITICAL DIMENSIONS
       15.4                50                                    90.6
                                       28                                                     16
UNIT = MILS                    75 20                    19                               10
                                            50                           51
             41      22             27.5
                                                        20                                          126

                                                                   91.3
                                             51.7
                               48

                 46

                                                                                                                                                01085-C-047

                         Figure 45. Detail of PCB Footprint for Package and Pads for Matching Network

                                           Rev. D | Page 23 of 24
AD8313
OUTLINE DIMENSIONS

                                          3.00
                                          BSC

                                       8        5

                           3.00                       4.90
                           BSC                        BSC
                                                4

                           PIN 1
                                     0.65 BSC

                     0.15                       1.10 MAX

                     0.00                                                                                           8�  0.80
                                                                                                                    0�
                                    0.38                    0.23                                                        0.60
                                    0.22                    0.08                                                        0.40

                     COPLANARITY SEATING
                           0.10
                                                PLANE

                           COMPLIANT TO JEDEC STANDARDS MO-187AA

                           Figure 46 . 8-Lead MicroSOIC Package [MSOP]
                                                 (RM-08)

                           Dimensions shown in millimeters and (inches)

ORDERING GUIDE       Temperature Range          Package Descriptions                                                          Package Option  Branding
                     -40�C to +85�C             8-Lead MSOP                                                                   RM-08           J1A
Model                -40�C to +85�C             13" Tape and Reel                                                             RM-08           J1A
AD8313ARM            -40�C to +85�C             7" Tape and Reel                                                              RM-08           J1A
AD8313ARM-REEL       -40�C to +85�C             8-Lead MSOP
AD8313ARM-REEL7      -40�C to +85�C             7" Tape and Reel
AD8313ARMZ1                                     Evaluation Board
AD8313ARMZ-REEL71
AD8313-EVAL

1 Z = Pb-free part.

� 2004 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.

                                                                      C01085�0�6/04(D)

                                                                                            Rev. D | Page 24 of 24
This datasheet has been downloaded from:
             www.sonata9.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.sonata9.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

技术资料推荐

论坛推荐

技术视频推荐

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 sonata9.com, Inc. All rights reserved

大资本网址 大发时时彩 北京pk10 幸运时时彩 亿信彩票开户 亿信彩票手机官网 500彩票网 500彩票网 五分时时彩 小米彩票开奖